- •М.И. Герасимов
- •Оглавление
- •Раздел 1. Преобразование параметров сигналов в функциональных узлах 7
- •Раздел II. Основы теории анализа и синтеза конечных автоматов 50
- •Раздел III. Схемотехника интерфейсов систем управления 69
- •Раздел IV. Реализация узлов ввода-вывода данных в системах управления 126
- •Раздел V. Реализация модулей памяти 193
- •Введение
- •Раздел 1. Преобразование параметров сигналов в функциональных узлах Лекция 1. Постановка задачи курса
- •Цель и задачи дисциплины, её место в учебном процессе
- •Место дисциплины в структуре ооп впо
- •Требования к уровню освоения содержания дисциплины
- •Содержание дисциплины
- •Разделы дисциплины
- •Содержание разделов дисциплины
- •Раздел I. Преобразование параметров сигналов в функциональных узлах – 8 час.
- •Раздел II. Основы теории анализа и синтеза конечных автоматов – 4 часа.
- •Раздел III. Схемотехника интерфейсов систем управления – 8 часов.
- •Раздел IV. Реализация узлов ввода-вывода данных в системах управления – 10 часов.
- •Раздел V. Реализация модулей памяти – 6 часов.
- •Рекомендуемая литература
- •Учебники (рис. 2)
- •Справочники
- •Программное обеспечение и интернет-ресурсы
- •Методические рекомендации для студентов по изучению учебной дисциплины для очной формы и нормативного срока обучения
- •Указания по работе с основной и дополнительной литературой, рекомендованной программой дисциплины
- •1.5. Советы по подготовке к текущей аттестации и зачету
- •Лекция 2. Преобразователи статических параметров сигнала
- •Лекция 3. Преобразователи динамических параметров сигнала
- •Лекция 4. Релаксационные микросхемы и узлы на их основе
- •4.1. Одновибраторы
- •4.2. Мультивибраторы
- •Раздел II. Основы теории анализа и синтеза конечных автоматов Методические рекомендации для студентов
- •Лекция 5. Анализ функциональных узлов цифровых устройств комбинационного типа
- •Лекция 6. Способы синтеза функциональных узлов цифровых устройств комбинационного типа
- •Раздел III. Схемотехника интерфейсов систем управления Методические рекомендации для студентов
- •Лекция 7. Методы подключения устройств сопряжения
- •7.1. Хабовая архитектура
- •7.2. Шинная архитектура
- •Правила обмена по шине
- •Особенности архитектуры шин
- •Лекция 8. Описание шины isa
- •8.1. Начальные сведения
- •8.2. Сигналы, протокол, циклы шины isa
- •8.3. Общие сведения о разновидностях структуры
- •Лекции 9-10. Структурные решения управляющих систем с протоколом isa
- •9.1. Узел сопряжения с магистралями шины
- •9.2. Селектор адреса
- •9.3. Выработка адресованных команд
- •9.4. Формирователи сигналов оповещения и управления темпом обмена Реализация 16-разрядного обмена данными
- •Асинхронный обмен по isa
- •9.5. Регистр состояния
- •9.6. Регистры данных
- •9.7. Сторожевой таймер
- •9.8. Схема управления прерываниями
- •Раздел IV. Реализация узлов ввода-вывода данных в системах управления Методические рекомендации для студентов
- •Лекция 11. Основные и факультативные функции узлов ввода-вывода
- •Лекция 12. Блоки ввода-вывода дискретных сигналов
- •12.1. Блоки ввода двухпозиционных сигналов. Технические требования и возможности
- •12.2. Блоки вывода двухпозиционных сигналов. Технические требования и возможности
- •12.3. Блоки вывода кодированных и числоимпульсных сигналов
- •12.4. Блоки ввода кодированных сигналов
- •12.5. Блоки ввода числоимпульсных сигналов
- •Лекция 13. Блоки ввода-вывода аналоговых сигналов
- •13.1. Технические требования и возможности
- •13.2. Вывод импульсных сигналов скважности и фазы
- •13.3. Вывод аналоговой информации в виде напряжений
- •13.4. Цифро-аналоговые преобразователи напряжения
- •Цапн с параллельной резисторной матрицей
- •Цап на структурах r-2r
- •Двуполярная схема цапн
- •Параметры цап
- •С татические параметры
- •Динамические параметры
- •Шумы, помехи и дрейфы
- •Характеристики массовых цап
- •13.5. Ввод в су фазовых сигналов
- •13.6. Ввод амплитудных сигналов
- •13.7. Аналого-цифровые преобразователи
- •Основные характеристики ацп
- •Типовые значения характеристик ацп
- •Лекция 14. Схемотехника различных ацп
- •14.1. Параллельные ацп
- •14.2. Последовательные ацп
- •Ацп с линейно изменяющимся эталонным напряжением
- •Ацп с поразрядным взвешиванием
- •Ацп с двойным интегрированием
- •Лекция 15. Сигма-дельта ацп и цап
- •Передискретизация
- •Цифровая фильтрация и децимация
- •Способы реализации цифровых фильтров
- •Дельта-сигма цап
- •Особенности применения
- •Раздел V. Реализация модулей памяти
- •Лекция 16. Схемотехника логических устройств с программируемыми функциями
- •Лекция 17. Узлы постоянной памяти
- •17.1. Постоянные запоминающие устройства
- •17.2. Флэш-память
- •Лекция 18. Узлы оперативной памяти
- •Вопросы для зачета
- •Заключение
- •Библиографический список
- •394026 Воронеж, Московский просп., 14
9.5. Регистр состояния
Регистр состояния (см. рис. 34) предназначен для того, чтобы хранить слово управления состоянием модуля, записываемое в него процессором, и предоставлять процессору доступ для чтения как к этим битам управления, так и к битам состояния, выставляемым внутренними узлами модуля (например, функциональным преобразователем). В сложных интерфейсах могут выдаваться отдельно слова состояния, ошибок, управления и т.д. Однако обычно общее количество битов состояний и управления менее 16, соответственно доступ к ним организуется как к единому слову. Схемотехнически регистр состояния обычно представляет собой набор триггеров. Те из них, которые хранят биты управления (например, разрешение прерывания), стробируются при записи адресованной командой WRITE (см. выше), а те, которые выдают биты состояния, – внутренними стробами узлов. Часто в разряды состояния выдаются текущие значения тех или иных сигналов модуля – тогда триггеры не используются. При чтении доступ ко всем разрядам выполняется командой чтения по соответствующему адресу, подаваемой на ключи или коммутаторы внутренней магистрали данных.
9.6. Регистры данных
В отличие от регистра состояния, регистры данных (РД) представляют собой сосредоточенные устройства хранения. Они безусловно необходимы для вывода данных на управляемые через БВВ объекты и могут отсутствовать при вводе данных, если возможно считывание текущих значений контролируемых сигналов (например, состояния различных контактов).
В качестве РД могут использоваться как регистры общего назначения, читаемые и записываемые через магистральные приемопередатчики данных, так и шинные регистры, предназначенные для непосредственного подключения к линиям данных шины. В качестве РД могут использоваться как регистры общего назначения, читаемые и записываемые через магистральные приемопередатчики данных, так и шинные регистры, предназначенные для непосредственного подключения к линиям данных шины.
В качестве регистров с магистральным входом можно использовать большинство регистров слаботочных серий, но если их в БВВ несколько, все же желательно подключать их через общий магистральный приемник. Такие регистры могут выполнять как хранение информации, так и некоторые операции обработки (например, сдвиг для К1533ИР24, ИР29). При этом желательно делать РД ввода доступными процессору для контрольного чтения (адресованная команда RA#) – рис. 55, а.
Р
а) б)
Рис. 55
Отдельную группу составляют многорежимные буферные регистры, которые можно использовать и как ячейки хранения данных (обычно с потенциальным управлением), и в качестве магистральных приемопередатчиков (прозрачный режим). Пример такого регистра – К589ИР12.
Микросхемы, используемые в качестве РД, входят как в серии широкого применения, так и в состав микропроцессорных наборов.
9.7. Сторожевой таймер
Сторожевой таймер (WatchDog Timer, WDT) защищает управляемый объект при сбоях в ходе выполнения программы, что может быть вызвано, например, действием мощной электромагнитной помехи. Сторожевые таймеры содержат цифровой или аналоговый таймер. Если контролируемый микроконтроллер не воздействует на сторожевой таймер, обнуляя его, в течение определенного фиксированного интервала времени, данный таймер автономно вырабатывает сигнал сброса регистров данных. Таким образом вместо неуправляемой отработки задания, выданного перед зависанием МПУУ, происходит безаварийный останов объекта. Реализации WDT могут быть различными (см., например, /17/)