- •М.И. Герасимов
- •Оглавление
- •Раздел 1. Преобразование параметров сигналов в функциональных узлах 7
- •Раздел II. Основы теории анализа и синтеза конечных автоматов 50
- •Раздел III. Схемотехника интерфейсов систем управления 69
- •Раздел IV. Реализация узлов ввода-вывода данных в системах управления 126
- •Раздел V. Реализация модулей памяти 193
- •Введение
- •Раздел 1. Преобразование параметров сигналов в функциональных узлах Лекция 1. Постановка задачи курса
- •Цель и задачи дисциплины, её место в учебном процессе
- •Место дисциплины в структуре ооп впо
- •Требования к уровню освоения содержания дисциплины
- •Содержание дисциплины
- •Разделы дисциплины
- •Содержание разделов дисциплины
- •Раздел I. Преобразование параметров сигналов в функциональных узлах – 8 час.
- •Раздел II. Основы теории анализа и синтеза конечных автоматов – 4 часа.
- •Раздел III. Схемотехника интерфейсов систем управления – 8 часов.
- •Раздел IV. Реализация узлов ввода-вывода данных в системах управления – 10 часов.
- •Раздел V. Реализация модулей памяти – 6 часов.
- •Рекомендуемая литература
- •Учебники (рис. 2)
- •Справочники
- •Программное обеспечение и интернет-ресурсы
- •Методические рекомендации для студентов по изучению учебной дисциплины для очной формы и нормативного срока обучения
- •Указания по работе с основной и дополнительной литературой, рекомендованной программой дисциплины
- •1.5. Советы по подготовке к текущей аттестации и зачету
- •Лекция 2. Преобразователи статических параметров сигнала
- •Лекция 3. Преобразователи динамических параметров сигнала
- •Лекция 4. Релаксационные микросхемы и узлы на их основе
- •4.1. Одновибраторы
- •4.2. Мультивибраторы
- •Раздел II. Основы теории анализа и синтеза конечных автоматов Методические рекомендации для студентов
- •Лекция 5. Анализ функциональных узлов цифровых устройств комбинационного типа
- •Лекция 6. Способы синтеза функциональных узлов цифровых устройств комбинационного типа
- •Раздел III. Схемотехника интерфейсов систем управления Методические рекомендации для студентов
- •Лекция 7. Методы подключения устройств сопряжения
- •7.1. Хабовая архитектура
- •7.2. Шинная архитектура
- •Правила обмена по шине
- •Особенности архитектуры шин
- •Лекция 8. Описание шины isa
- •8.1. Начальные сведения
- •8.2. Сигналы, протокол, циклы шины isa
- •8.3. Общие сведения о разновидностях структуры
- •Лекции 9-10. Структурные решения управляющих систем с протоколом isa
- •9.1. Узел сопряжения с магистралями шины
- •9.2. Селектор адреса
- •9.3. Выработка адресованных команд
- •9.4. Формирователи сигналов оповещения и управления темпом обмена Реализация 16-разрядного обмена данными
- •Асинхронный обмен по isa
- •9.5. Регистр состояния
- •9.6. Регистры данных
- •9.7. Сторожевой таймер
- •9.8. Схема управления прерываниями
- •Раздел IV. Реализация узлов ввода-вывода данных в системах управления Методические рекомендации для студентов
- •Лекция 11. Основные и факультативные функции узлов ввода-вывода
- •Лекция 12. Блоки ввода-вывода дискретных сигналов
- •12.1. Блоки ввода двухпозиционных сигналов. Технические требования и возможности
- •12.2. Блоки вывода двухпозиционных сигналов. Технические требования и возможности
- •12.3. Блоки вывода кодированных и числоимпульсных сигналов
- •12.4. Блоки ввода кодированных сигналов
- •12.5. Блоки ввода числоимпульсных сигналов
- •Лекция 13. Блоки ввода-вывода аналоговых сигналов
- •13.1. Технические требования и возможности
- •13.2. Вывод импульсных сигналов скважности и фазы
- •13.3. Вывод аналоговой информации в виде напряжений
- •13.4. Цифро-аналоговые преобразователи напряжения
- •Цапн с параллельной резисторной матрицей
- •Цап на структурах r-2r
- •Двуполярная схема цапн
- •Параметры цап
- •С татические параметры
- •Динамические параметры
- •Шумы, помехи и дрейфы
- •Характеристики массовых цап
- •13.5. Ввод в су фазовых сигналов
- •13.6. Ввод амплитудных сигналов
- •13.7. Аналого-цифровые преобразователи
- •Основные характеристики ацп
- •Типовые значения характеристик ацп
- •Лекция 14. Схемотехника различных ацп
- •14.1. Параллельные ацп
- •14.2. Последовательные ацп
- •Ацп с линейно изменяющимся эталонным напряжением
- •Ацп с поразрядным взвешиванием
- •Ацп с двойным интегрированием
- •Лекция 15. Сигма-дельта ацп и цап
- •Передискретизация
- •Цифровая фильтрация и децимация
- •Способы реализации цифровых фильтров
- •Дельта-сигма цап
- •Особенности применения
- •Раздел V. Реализация модулей памяти
- •Лекция 16. Схемотехника логических устройств с программируемыми функциями
- •Лекция 17. Узлы постоянной памяти
- •17.1. Постоянные запоминающие устройства
- •17.2. Флэш-память
- •Лекция 18. Узлы оперативной памяти
- •Вопросы для зачета
- •Заключение
- •Библиографический список
- •394026 Воронеж, Московский просп., 14
9.2. Селектор адреса
Второй основной интерфейсной функцией, выполняемой модулями, работающими в режиме программного обмена, является селектирование, или дешифрация, адреса. Эту функцию выполняет узел, называемый селектором адреса, который должен выработать сигналы, соответствующие выставлению на шине адреса магистрали кода адреса, принадлежащего данному БВВ, или одного из зоны адресов данного БВВ. Обобщенная схема селектора адреса для БВВ, работающего как устройство ввода/вывода, показана на рис. 40. Здесь шина А – это шина адреса магистрали, шина AS – внутренняя шина БВВ, на которой присутствует код, сравниваемый с адресом магистрали (может отсутствовать), ADR – выходные сигналы селектора адреса, формируемые при обращении по магистрали к данному БВВ.
О тметим, что совсем не обязательно дешифровать все линии адресной шины магистрали. Довольно часто для упрощения схемы БВВ удобно часть этих линий отбросить, не заводить на селектор адреса. При этом важно, чтобы адреса проектируемого БВВ не перекрывались с адресами, занятыми другими устройствами компьютера. Наиболее часто отбрасывают младшие разряды адреса.
Рассмотрим пример. Пусть мы выбрали для нашего БВВ свободную зону из 16 адресов в пространстве устройств ввода/вывода 360 ... 36F. Пусть наше БВВ должно иметь 4 адреса для 8-разрядного обмена. Тогда мы можем каждому адресу БВВ поставить в соответствие четыре магистральных адреса (то есть 16 адресов выбранной зоны разделили на четыре адреса БВВ и получили четыре). Соответственно на селектор адреса можно завести не 10, а только 8 адресных линий (SA2 ... SA9), отбросив два младших разряда адреса. При этом, например, первому адресу БВВ будут соответствовать магистральные адреса 360 ... 363. При обращении к любому из них селектор адреса будет распознавать первый адрес БВВ.
При данном подходе следует соблюдать осторожность и не захватывать слишком больших зон адресов, так как иначе может не остаться возможностей для расширения системы. Как уже отмечалось, по стандарту ISA устройства ввода/вывода адресуются 16 разрядами адресной шины SA0 ... SA15, но большинство плат расширения работают только с SA0 ... SA9, поэтому обычно нет смысла обрабатывать разряды SA10 ... SA15. Однако иногда разрабатываемое БВВ должно иметь очень много адресов. В таком случае оно может дешифровать все 16 разрядов, но свободными будут не все дополнительные адреса, а только окна, соответствующие свободным зонам в 1K-байтном пространстве 000 ... 3FF. Например, свободному окну 300 ... 31F в 64К-байтном пространстве (0000 ... FFFF) будут соответствовать свободные окна 0300 ... 03 IF, 0F00 ... 0F1F, 1300 ... 131F, 1F00 ... 1F1F и т.д. (всего 64 окна). Альтернативой этому являются решения по расширению адресного пространства объектов, рассмотренные в /16/.
Помимо сигналов, показанных на рис. 40, на селектор адреса часто подают сигнал AEN, который при этом используется для запрещения выработки выходных сигналов. То есть если по магистрали идет прямой доступ к памяти, то устройство ввода/вывода (в нашем случае – БВВ) должно быть обязательно отключено от магистрали и не должно реагировать на выставляемые на шине адреса коды (пока мы говорим об БВВ, ориентированных только на программный обмен).
Рассмотрим несколько наиболее характерных схемотехнических решений селекторов адреса. Но сначала отметим требования, предъявляемые к ним:
высокое быстродействие (селектор адреса должен иметь задержку не большую, чем интервал между выставлением адреса и началом сигнала строба обмена);
возможность изменения селектируемых адресов (особенно важно для устройств ввода/вывода из-за малого количества свободных адресов);
малые аппаратурные затраты.
С амое простое решение при построении селектора адреса – использование только микросхем логических элементов. Например, на рис. 41 показана схема, реагирующая на единственный адрес 3CF (проверьте).
Основным достоинством такого подхода является высокое быстродействие (для схемы на рис. 41 задержка не превышает 30 нс). При использовании микросхем с малыми входными токами можно обойтись без буферов. Но есть и недостатки: необходимость проектирования схемы заново для каждого нового адреса, невозможность смены адреса, сложность организации выбора нескольких адресов.
Чтобы обеспечить возможность изменения выбираемого адреса, можно предусмотреть использование отключаемых инверторов для всех линий адреса. Тогда, подключая или отключая нужные инверторы с помощью перемычек или переключателей, мы получаем возможность перестраивать селектор адреса в некоторых пределах.
Д ругой путь – применение элементов "Исключающее ИЛИ", работающих как управляемые инверторы. На рис. 42 показан селектор адреса, выбирающий в зависимости от кода, задаваемого перемычками (вместо шины AS), адресá 3C1, 3C9, 3D1 и т.д. (вычислите все возможные адреса, перебирая сочетания нулей и единиц на коммутируемых разрядах).
Селекторы адреса могут быть реализованы также на микросхемах дешифраторов. Вообще говоря, можно построить селектор адреса только на этих микросхемах, но объем аппаратуры получается при этом очень большим. Поэтому более правильным решением будет обработка старших адресных разрядов какой-то другой схемой (например, одним или несколькими логическими элементами), а младших – с помощью одной микросхемы дешифратора. Примером может служить селектор адреса на рис. 43, сигналы на выходах которого соответствуют выбору 16 адресов в пределах зоны, задаваемой другой частью схемы (обозначена AS). Совсем не обязательно использовать дальше все сигналы ADR0# ... ADR15#, можно с помощью перемычек применять их для изменения адресов данного БВВ. Отметим такое достоинство этого подхода по сравнению с рассмотренным ранее, как возможность селектирования нескольких адресов.
С ледующий метод реализации селектора адреса – использование микросхем компараторов кодов, на одну входную шину которых подается адрес из магистрали, а на другую входную шину – код AS, соответствующий селектируемому адресу. Очевидно, что каскадируя эти микросхемы, можно построить селектор адреса исключительно на них, но это приведет к неоправданным аппаратурным затратам. Гораздо эффективнее применять компараторы кодов для изменения селектируемых адресов. На рис. 44 показана схема селектора адреса с использованием компаратора кодов и дешифратора. Здесь разряды SA0 .... SA2 определяют один из восьми адресов БВВ, SA7 ... SA9 жестко должны быть равными единице, а значения SA3 ... SA6 выбираются переключателями. Отметим, что время задержки этой схемы – не более 57 нс.
Наконец, наиболее универсальными являются селекторы адреса на базе ППЗУ и ПЛМ. В данном случае селектируемый адрес (или селектируемые адреса) зависит не от схемотехнических решений и не от кода, задаваемого переключателями, а от прошивки ППЗУ или ПЛМ (рис. 45). Такой подход обеспечивает, как п равило, малые аппаратурные затраты, а также простую реализацию выбора нескольких адресов или зон адресов. Изменить селектируемый адрес (или адреса) можно заменой ППЗУ (ПЛМ), устанавливаемого в контактирующее устройство (сокет). Однако это может сделать только пользователь, имеющий набор ППЗУ (ПЛМ) для разных адресов или имеющий программатор (устройство для программирования). В схеме селектора адреса на одной микросхеме ППЗУ, показанной на рис. 45, нулевой разряд адреса SA0 не задействован, a SA9 всегда должен быть равен нулю.
Возможно также множество других схемотехнических решений селектора адресов, например, комбинирование ППЗУ (ПЛМ) с другими микросхемами, в частности с дешифраторами или компараторами кодов. Достаточно подробно эти вопросы рассмотрены в /16/.
В случаях, когда на шине в ходе цикла обмена возможны помехи (цеховые условия использования, мощные переключающиеся цепи поблизости и т.п.), некоторые разработчики вводят в состав селектора адреса регистр, защелкивающий код адреса или результат дешифрации по срезу сигнала BALE. При этом схема селектора, функционально аналогичного приведенному на рис. 44, принимает вид, показанный на рис. 46.