3 Подготовка к работе
1. Построить
четырехразрядный синхронный регистр
для выполнения микроопераций, заданных
в табл. 3, где
- сдвиг влево на один разряд;
- сдвиг вправо на один разряд;
- прием слова параллельным кодом;
- дизъюнкция;
- конъюнкция;
- неравнозначность;
- равнозначность;
- инвертирование разрядов.
Таблица 3
|
|
|
|
Микрооперации | ||
|
Номер пункта задания | |||||
|
1 |
2 |
3 | |||
|
0 |
0 |
0 |
|
|
|
|
0 |
0 |
1 |
|
|
|
|
0 |
1 |
0 |
|
|
|
|
0 |
1 |
1 |
|
|
|
|
1 |
0 |
0 |
|
|
|
|
1 |
0 |
1 |
|
|
|
|
1 |
1 |
0 |
|
|
|
|
1 |
1 |
1 |
|
|
|
,
,
,
,
,
,
,
,
,
,
,
,
,
,
,
,
,
,
,
,
,
,
,
,
,
,
,
,
,
,
,
,
Для построения регистра можно использовать логические элементы, указанные в табл. 4, а также RS-, JK-, Т- или D-триггеры.
Таблица 4
|
|
|
|
Логические элементы | ||
|
Номер пункта задания | |||||
|
1 |
2 |
3 | |||
|
0 |
0 |
0 |
2И-НЕ |
3ИЛИ-НЕ |
3И, 2ИЛИ, НЕ |
|
0 |
0 |
1 |
3И, 2ИЛИ, НЕ |
2И-НЕ |
3ИЛИ-НЕ |
|
0 |
1 |
0 |
3ИЛИ-НЕ |
3И, 2ИЛИ, НЕ |
2И-НЕ |
|
0 |
1 |
1 |
3И-НЕ |
2ИЛИ-НЕ |
2И, 3ИЛИ, НЕ |
|
1 |
0 |
0 |
2И, 3ИЛИ, НЕ |
3И-НЕ |
2ИЛИ-НЕ |
|
1 |
0 |
1 |
2ИЛИ-НЕ |
2И, 3ИЛИ-НЕ |
3И-НЕ |
|
1 |
1 |
0 |
2И-НЕ |
2ИЛИ-НЕ |
3И, 3ИЛИ, НЕ |
|
1 |
1 |
1 |
2И, 2ИЛИ, НЕ |
3И-НЕ |
3ИЛИ-НЕ |
Значения
в табл. 3 и 4 определяют вариант задания.
Для выбора варианта необходимо его
номер представить в двоичной системе
счисления и обозначить шесть младших
разрядов в виде слова
.
В процессе синтеза предварительно получить операторные представления функций возбуждения для всех функциональных типов триггеров, a затем выбрать триггер, который обеспечивает минимальную сложность КС.
Определить требуемую
организацию триггеров (с внутренней
задержкой или без внутренней задержки)
и построить схему регистра с цепями
выдачи прямого кода. Предусмотреть
установку регистра в нулевое состояние,
используя асинхронные входы
.
С помощью временной диаграммы определить
параметры регистраt
и f,
обозначив задержку сигналов логическими
элементами через
,
а время переключения триггера как
.
2. Построить 4-разрядный синхронный регистр в соответствии с табл. 3 и 4, выполнив этапы, аналогичные п.1 задания. Регистр должен иметь выводы с тремя состояниями. Для построения регистра использовать асинхронные RS-, JК- или Т-триггеры.
3. Аналогично требованиям п.1 и п.2 задания выполнить синтез 4-разрядного асинхронного регистра на асинхронных RS-, JK-или Т-триггерах в соответствии с табл. 3 и 4. Предусмотреть в регистре цепи выдачи информации в прямом и обратном коде.