- •Введение
- •Общие требования к подготовке, выполнению и оформлению лабораторных работ
- •Основные правила техники безопасности при проведении лабораторных работ
- •Лабораторная работа № 1
- •1.1. Меню File
- •1.2. Меню Edit
- •1.3. Меню Circuit
- •1.4. Меню Window
- •1.5. Меню Help
- •1.6. Меню Analysis программы ewb 5.0
- •11. Temperature sweep... — температурные испытания моделируемой схемы. А)
- •Отчет должен содержать общее описание структуры окна и системы меню программы "Multisim", а также соответствующие выводы. Контрольные вопросы
- •Лабораторная работа № 2
- •2.4. Группа Active — активные компоненты
- •2.5. Группа fet — полевые транзисторы
- •2.6. Группа, Control — коммутационные устройства и управляемые источники
- •2.7. Группа, Hybrid — гибридные компоненты
- •2.8. Группа Indie — индикаторные приборы
- •Раздел Indie содержит амперметр и вольтметр с цифровым отсчетом, одиночные и многосегментные светоиндгкаторы, 8-разрядное устройство записи данных и звуковой сигнализатор (зуммер).
- •2.9. Группа, Gates — логические элементы
- •Отчет должен содержать эскиз схемы, общее описание построения схемы с помощью программы "Multisim", а также соответствующие выводы. Контрольные вопросы
- •Лабораторная работа № 3
- •3.1. Мультиметр (Multimeter)
- •3.2. Функциональный генератор (Function Generator)
- •3.3. Осциллограф (Oscilloscope)
- •3.4. Измеритель ачх и фчх (Bode Plotter)
- •3.5. Генератор слова (Word Generator)
- •3.6. Логический анализатор (Logic Analyzer)
- •3.7. Логический преобразователь (Logic Converter)
- •3.8. Приборы программы ewb 5.0
- •Отчет должен содержать эскиз схемы с подключенными приборами, общее описание построения схемы с контрольно-измерительными приборами, а также соответствующие выводы. Контрольные вопросы
- •Лабораторная работа № 4 Исследование масштабирующих инвертирующих и неинвертирующих схем на интегральных операционных усилителях
- •Лабораторная работа № 5 Исследование схем сумматора и интегратора на интегральных операционных усилителях
- •Лабораторная работа № 6 Исследование триггеров на интегральных схемах
- •Лабораторная работа № 7 Построение триггеров на интегральных логических элементах
- •Построение триггеров с внутренней задержкой
- •Лабораторная работа № 8 Исследование схем мультивибраторов на интегральных логических элементах
- •1. Цель работы
- •2.1. Ждущие мультивибраторы (жмв) на интегральных логических элементах
- •2.2. Автоколебательный мультивибратор.
- •6. Оформление отчета
- •7 . Контрольные вопросы
- •Лабораторная работа № 9 Изучение цифровых счетчиков
- •4.1. Асинхронный двоичный счетчик с последовательным переносом
- •4.2. Синхронный двоичный счетчик с параллельным переносом
- •4.3. Асинхронный реверсивный счетчик
- •4.4. Десятичный счетчик
- •4.5. Синхронный кольцевой счетчик
- •4.6. Двоично — десятичный счетчик
4.1. Асинхронный двоичный счетчик с последовательным переносом
На рис. 4.1 изображена схема 4-х разрядного суммирующего счетчика JК-триггерах. Таблица 1 показывает состояния, в которых находятся триггеры после воздействия серии входных сигналов.
Таблица 1.
XСЧ |
Q4 |
Q3 |
Q2 |
Q1 |
0 |
0 |
0 |
0 |
0 |
1 |
0 |
0 |
0 |
1 |
2 |
0 |
0 |
1 |
0 |
3 |
0 |
0 |
1 |
1 |
4 |
0 |
1 |
0 |
0 |
5 |
0 |
1 |
0 |
1 |
6 |
0 |
1 |
1 |
0 |
7 |
0 |
1 |
1 |
1 |
8 |
1 |
0 |
0 |
0 |
9 |
1 |
0 |
0 |
1 |
10 |
1 |
0 |
1 |
0 |
11 |
1 |
0 |
1 |
1 |
12 |
1 |
1 |
0 |
0 |
13 |
1 |
1 |
0 |
1 |
14 |
1 |
1 |
1 |
0 |
15 |
1 |
1 |
1 |
1 |
Здесь на выходы J и К - триггеров подаются “1”. Выход каждого предыдущего триггера Qn-1 заводится на вход синхронизации Сn каждого последующего триггера. В этой схеме длительность переходного процесса зависит от разрядности счетчика. Каждый J - К триггер обладает конечной величиной задержки сигнала, значит с ростом разрядности возрастает величина задержки поступления сигнала на вход С некоторого j-го разряда относительно времени поступления входного сигнала XСЧ на вход С младшего разряда счетчика. Из временной диаграммы видно, что такая задержка может привести к искажению информации в счетчике (моменты 4 и 8 отмечены пунктиром).
Обычно счетчик имеет цепь установки в “0-е” состояние, но это необязательно. Начальное состояние может устанавливаться передачей в счетчик некоторого числа и с него уже начинается операция счета единиц.
В двоичном счетчике единичный входной сигнал изменяет состояние триггера младшего разряда счетчика на противоположное (т. е. реализует сложение modl ”2” в этом разряде). В последующих разрядах аналогичное действие производит сигнал переноса. Если вход каждого следующего разряда соединить с инверсным выходом предыдущего триггера, то получим вычитающий счетчик.
4.2. Синхронный двоичный счетчик с параллельным переносом
Отличительной особенностью данной схемы является то, что выходы всех предыдущих Qj-k разрядов подаются на информационные входы J и К j-го триггера. Длительность переходного процесса в таком счетчике равна длительности переходного процесса одного разряда. Разрядность таких счетчиков обычно не велика и равна четырем. Поэтому при числе разрядов счетчика, большем максимального числа входов J и К , счетчик разбивают на группы и внутри группы строят цепи параллельного переноса. Перенос между группами реализуется методом сквозного переноса. Счетчики с параллельными и групповыми переносами являются наиболее быстродействующими.