- •3.Дифференцирующие и интегрирующие цепи
- •5.Стабилизатор напряжения
- •6.Усилительный каскад на биполярном транзисторе с общим эмиттером.
- •7.Усилители мощности
- •8.Дифференциальные усилители
- •9.Операционный усилитель. Основные характеристики.
- •Простейшее включение оу
- •Классификация оу По типу элементной базы
- •10. Отрицательная обратная связь. Свойства оу с отрицательной обратной связью
- •11.Инвертирующий усилитель на оу
- •12.Неинвертирующий усилитель на оу
- •13.Суммирующий усилитель на оу
- •15.Дифференциатор
- •Идеальный дифференциатор
- •Реальный дифференциатор
- •Компараторы
- •16.Логарифмические и экспоненциальные преобразователи на оу
- •17.Активные фильтры на оу
- •14.Интегрирующие усилители Интеграторы
- •Реальный интегратор
- •18.Генератор синусоидальных колебаний
- •19.Триггер Шмитта
- •20.Генератор прямоугольных импульсов
- •21. Основные логические элементы и, или, не. Примеры схемотехнической реализации.
- •22. Логич. Элементы и-не.Пример схемотехнической реализации. Реализация логических функций и, или, не.
- •23. Логич. Элементы или-не.Пример схемотехнической реализации. Реализация логических функций и, или, не.
- •24. Входы и выходы цифровых микросхем.
- •25. Асинхронный rs тригер
- •26.Синхронный crs триггер
- •29. Jk триггер
- •30. Параллельные регистры Стробируемые регистры
- •4.2.2. Тактируемые регистры
- •31.Регистры сдвига
- •32.Суммирующие счетчики
- •33.Вычитающие счетчик
- •34. Сумматор
- •35. Сложение двоичных чисел со знаком
- •40.Цап с матрицей резисторов r-2r
- •42.Ацп последовательного счета
40.Цап с матрицей резисторов r-2r
в современных ЦАП используются резистивные матрицы типа R-2R. Эти матрицы включают в себя резисторы двух номиналов R и 2R (рис.13.3).
Рис.13.3. ЦАП с матрицей R-2R
В резистивной матрице происходит последовательное деление тока на два. В результате выходное максимальное напряжение на выходе ЦАП при N=111...1 равно:
Входное сопротивление резистивной матрицы, а следовательно, и ток J0 постоянны и не зависят от состояния ключей (кода). При Rooc=R величина
выходного напряжения Uвых макс меньше Uоп на величину младшего разряда.
Точность и стабильность параметров ЦАП, в основном, зависят от стабильности источника Uоп и точности изготовления резисторов R в матрице.
АЦП параллельного преобразования реализуют метод непосредственного считывания и являются самыми быстродействующими. В качестве примера рассмотрим принцип работы микросхемы К1107ПВ1. Микросхема имеет 6 разрядов и обеспечивает быстродействие до 20 МГц (рис.13.6).
Рис 13.6. Структурная схема параллельного АЦП.
Устройство содержит делитель, образованный резисторами R1…R64, 64 компаратора К1…К64, преобразователь кода и регистр. На входы компараторов поступают входной сигнал Ux и напряжение с делителя. При этом на выходах компараторов формируется 64-х разрядный единичный код. Число единиц в нем равно числу уровней квантования. Полученный единичный код поступает на вход преобразователя кода, в котором он преобразуется в 6-ти разрядный двоичный код. Полученный двоичный код записывается в регистр и выдается на выходные шины. В данном АЦП время преобразования занимает один такт.
42.Ацп последовательного счета
Основой АЦП является регистр последовательных приближений. Он представляет собой сдвигающий регистр, в котором последовательно, начиная со старшего разряда формируется логическая единица. В зависимости от
сигнала Uупр, поступающего на его вход, эта единица или остается или заменяется логическим "0". Резистивная матрица формирует аналоговое напряжение, эквивалентное "весу" цифрового кода, поступающего на матрицу с
регистра приближений. Схема сравнения сравнивает напряжения Ux и Uм, и в зависимости от их величин формирует сигнал Uупр на уровне лог."0" или
лог."1" . Рассмотрим пример:
Пусть Ux=7В, а U0=10В, тогда в первом такте в старшем разряде регистра формируется лог."1" и Uм=5В, Uм< Ux; Uупр=1. Следовательно, в старшем разряде остается лог."1".
Во втором такте, в следующем n-1 разряде формируется лог."1" и
Uм=5В+2,5В=7,5В; Uм> Ux; Uупр=0. Следовательно, единица в n-1 разряде заменяется на лог."0" и Uм=5В.
В третьем такте в разряд n-2 регистра записывается лог."1" и
Uм=5В+1,25В=6,25В, Uм< Ux; Uупр.=1. Следовательно, лог."1" в n-2 разряда остается.
В четвертом такте в разряд n-3 регистра записывается лог."1" и
Uм=5В+1,25В+0,625В=6,875В, Uм< Ux; Uупр=1. Следовательно, лог."1" остается в разряде n-3.
Процесс преобразования повторяется n тактов, в результате с регистра
приближений снимается код преобразованной аналоговой величины.
АЦП поразрядного взвешивания нашли широкое применение при разработке ИС ввиду своей простоты и достаточно хорошего быстродействия.
Такие ИС могут иметь в своем составе генератор тактовых импульсов и источник эталонного напряжения или не иметь их.