1. Понятие процессора, его обобщенная структура

Процессор - это центр. устройство вычисл. машины (ЭВМ), обеспечивающее обработку цифровой информации в соотв. с заданным алгоритмом.

При проектировании процессора опред-ся круг задач, для которых он предназначен. Команды и функции, которые встречаются часто, стремятся сделать аппаратно (аппаратно - это очень быстро), более редко встречающиеся-программно. процессор должен обладать алгоритмически полной системой команд (сложение, сдвиг, инверсия).

x₁-состояние ОУ (опер. Устройство), x₂-команды, к-ые надо выполнить

ОУ - предст. собой совокуп-ть сумматоров, регистров, триггеров, счетчиков, DC,MUX,Т и КЛС (комбинационно логические схемы)

УУ (устройство управления) - формирует упр. возд. y_i, разделенное во времени (последов-ть импульсов). Каждый у_i обеспеч. выполн. очередн. микрокоманды в ОУ.

Центр частью ОУ явл. АЛУ (ариф-лог устр).По способу представл. (организации) и обрат. инф-ции АЛУ делятся:

-ариф. с фикс (,);

- ариф. с плавающей (,);

-в D-кодах;

-операции индексной ариф-ки (работа с адресами);

-опер. спец. ариф-ки (сдвиги ариф., лог.);

- нормирование чисел;

-работа в спец. кодах;

Под одной элементарной микрооперацией. будем понимать одно из след. действий;

1)Записать к.-л числа или обнуление в регистр

2)Сдвиг на 1 бит влево/вправо

3)Инкрементирование(увел)/декреминтирование(уменьш) счетчика на 1

4)Работа с сумматором

5)Инверсия содержимого регистра

6)выполнение одной лог операции (и, или, не)

Если за один интервал времени можно произв. несколько микроопер, то такая совокупность микроопер. наз-ся микрокомандой(м.к.). Совокупность м.к., предназн. для выполн. одной команды, наз-ся микропрограммой(одна команда ассемблера).

Иерархия языков ВТ: уровень язык

1)Принцип.эл.сх-мы (транз., диоды) (З-ны Кирхгофа,Ома; диф.уравнения)

2)Объединение нескольких транзисторов=Лог схемы (“И”,”И-НЕ”,”ИЛИ”) (булева алгебра)

3)Совокупность регистров, счетчиков-функц. узлы .процессора (Язык м.прогр-я, машин. коды)

4)Совокупн. интегр. микросхем-(Процессор.,ПЗУ) (Ассемблер)

5)ЭВМ Языки высокого уровня(С++, Паскаль)

6)Сеть ЭВМ (коллектив вычислителей) (яз || программирования, ОККАМ)

2. Многофункциональное арифметико-логическое устройство (алу)

Счетцик циклов - присут. в опер. *,/, в него записывают код, равный разрядности операндов. Аппаратные затраты многофукц. АЛУ позволяют:

1)Выполн. опер + - * / чисел с фикс(,)

2)Операции лог. обр-ки ( и, или, слож. по модулю 2, сравнение операндов)

3)Использ. Рг С и D для обработки порядков позвол. выполнять операции арифм. с плавающ(,).

Это все достигается только за счет различных последовательностей управл. возд-й (y_i), разной микропрограммы управления.

3. Управляющие автоматы с жесткой логикой

Устройство, которое формирует последовательность импульсов. КЛС-комбинац.лог.схема-формирует сигналы, ГТИ-генер.такт.имп ДШК-дш.команд ДШТ-дш.тактов Р.К.-регистр команд, Сч-счетчик. Счетчик имеет коэфф пересчета = числу упр воздействий y_n самой длинной ком-де, например, деление, для более коротких команд, напр.+ упр возд-я получаются из общего числа y_n путем блокировки КЛС y_i не участвующих в в выполн данной ком-ды. Код ком-ды записыв в Р.К., ДШК опред тип выполн ком-ды и его выход в КЛС разрешает в КЛС прохождение только тех y_i которые требуются при выполн данной ком-ды. Особенность упр. авт-та с жестк лог-й все ком-ды выполн за одинаковое кол-во тактов соотв самой длинной ком-де; если изм-ся микропрогр упр-е для выполн какой –либо одной ком-ды необходимо пересчитывать или пересинтезировать КЛС.

(к<n)Условно по длительн-ти выполн все команды процессора делятся на группы (в данном случае на 2-короткие(логические опер.) и длинные(команды использ циклы))

Схема распределения-анализир код ком и вкл Сч1 с небольшим числом упр возд y_i если ком-да относится к коротким и Сч2 если ком длинная. Инвектор нужен для исключения гонок.