Добавил:
Опубликованный материал нарушает ваши авторские права? Сообщите нам.
Вуз: Предмет: Файл:
Учебное пособие. MS Word.doc
Скачиваний:
40
Добавлен:
02.05.2014
Размер:
1.05 Mб
Скачать

Определение тактовой частоты при работе с последовательным портом

fаобмена = (2SMOD fQ)/[32 * 12 * (256 - <TH1>)]

SMOD – включает повышенную скорость передачи;

Множитель 12 – машинный цикл; Множитель 32 – связан со счётчиком по модулю 16; 256 – связано с тем, что таймеры работают на увеличение.

Если использовать стандартную частоту генератора, то погрешности при fQ= 12МГц будут следующими:

Скорость обмена,

Кбод

<TH1>

Расчётная

скорость

Погрешность

(%)

38.4

254

31.25

18.6

19.2

253

20.83

7.8

9.6

250

10.417

7.8

4.8

243

4.4076

0.16

2.4

230

2.4038

0.16

В настоящее время скорость обмена < 2.4 кбод не используется.

Скорость обмена> 4.8 кбод. Значения частоты опорного генератора для различных скоростей обмена с допуском 2% следующие:

Скорость,

кбод

<TH1>

Расчётная частота

38.4

255

7.3728

19.2

255

254

253

3.6864

7.3728

11.0592

9.6

254

253

252

251

250

3.6864

5.5296

11.0592

13.11.2000 и 20.11.2000

Интерфейсы контроллеров pic

Параллельная шина используется для подключения кристалла в качестве сопроцессора. При этом порт Dподключается к 8-ми байтной шине данных.

При возможности вывода информации с контроллера обычно задействуется ещё одна линия какого-либо порта, информирующая о том, что информация для приёма ведущим процессором установлена, и обычно, подключается ко входу запроса прерывания.

Протокол обмена определяется следующим образом:

  1. флаг статуса IBFустанавливается, если поступили одновременно сигналыWRиCS, при чтении портаDфлаг сбрасывается автоматически;

  2. OBFустанавливается, если поступили одновременноRDиCS, и сигнализирует о том, что информация ещё не считана с ШД. Сбрасывается автоматически.

SSP(синхронный последовательный порт) может работать в одном из двух режимов:

  1. Последовательный 3-х проходный интерфейс (SPI);

  2. Приборная 2-х проводная шина (I2C).

При синхронном режиме используется опорная частота, вырабатываемая одним из двух или множества устройств, объединённых интерфейсом. Устройство, генерирующее частоту, является ведущим (MASTER) независимо от того, передаёт оно или принимает информацию. Остальные устройства являются ведомыми (SLAVE). Такое различение необходимо из-за разных фаз и частот индивидуальных тактовых генераторов.

Рассмотрим типы интерфейса широко использующиеся в контрольно-измерительной аппаратуре при подключении внешней энергонезависимой flash-памяти, использующейся при обмене данных в промышленных применениях.

Последовательный связной интерфейс

Он может работать в одном из 3-х режимов:

  1. Асинхронный дуплексный;

  2. Асинхронный ведущий полудуплексный;

  3. Асинхронный ведомый полудуплексный.

Управляющий регистр операции передачи TXSTA

Бит

Обозначение

Назначение

7

CSRC

Выбор источника опорной частоты для синхронного режима: 1 – от внутреннего источника; 0 – от внешнего.

6

TX8/9

Выбор длины слова при передаче: 0 – 8 бит; 1 – 9 бит.

5

TXEN

Разрешение передачи (включение передатчика)

4

SYNC

Выбор режима: 1 – синхронный; 0 – асинхронный.

3

Не используется

2

BRGH

Выбор высокой скорости передачи: 1– высокая (делитель выключается), FQ/16; 0 –FQ/64.

1

TRMT

Состояние сдвигового регистра передачи: 1 – пустой.

0

TXD8

9-ый бит передаваемых данных.

Управляющий регистр RCSTA

Бит

Обозначение

Назначение

7

CPEN

Включение модуля SCI

6

RC8/9

Выбор длины слова при приёме: 0 – 8 бит; 1 – 9 бит.

5

SREN

Разрешение однокадрового приёма (используется только в асинхронном ведущем режиме).

4

CREN

Разрешение многокадрового приёма (используется только в асинхронном ведущем режиме); в асинхронном режиме запрещает или разрешает приём.

2

FERR

Ошибка несовпадения формата (не обнаружен стоп-бит)

1

OERR

Ошибка переполнения буфера

0

RCD8

9-ый бит принимаемых данных

Для синхронизации используется независимый счётчик с переменным коэффициентом деления (BRG–BandRateGenerator), синхронизируемый частотой генератораFQ. Программно доступен только коэффициент делителяSPBREG.

Fобмена=FQ/[64*(<SPBREG>+1)] приBRGH=0

Fобмена=FQ/[16*(<SPBREG>+1)] приBRGH=1

BRGH= 1

Скорость, кбод

20МГц

10МГц

4 МГц

SUBREG

Погр-ть

SPBR

Погр-ть

SPBR

Погр-ть

76.8

15

1.73

7

1.73

2

8.51

57.6

21

1.36

10

1.36

4

13.4

38.4

32

1.36

15

1.73

6

6.99

19.2

64

0.16

32

1.36

12

0.16

9.6

129

0.16

64

0.16

25

0.16

4.8

129

0.16

51

0.16

Соседние файлы в предмете Микропроцессорные системы