- •1. Два подхода к формированию понятия «архитектура компьютера»
- •Вопрос 2. Архитектура фон неймана: принципы, проблемы и способы их решения
- •7. Графический процессор
- •Вопрос 3. Типы команд и техника (методы) адресации
- •Вопрос 4. Иерархия памяти: регистровая, кэш, оперативная главная и вспомогательная
- •Вопрос 5. Организация кэш-памяти.
- •Вопрос 8. Семантический разрыв между архитектурными решениями компьютеров и его программным окружением
- •Вопрос 9. Компьютеры в режиме управления технологическим процессом
- •Вопрос 10. Cisc- и risc-архитектуры
- •Вопрос 11. Компьютеры со стековой архитектурой
- •Вопрос 12: нейрокомпьютеры
- •14. Процессоры с микропрограммным управлением.
- •Вопрос 15. Методы повышения эффективности функционирования компьютеров
- •16. Многоядерный процессор
- •Вопрос 21. Ортогональная память. Вс с комбинированной структурой.
- •Вопрос 17. Организация системы прерываний.
- •Вопрос 18. Vliw-архитектура.
- •19. Конвейеризация. Predication и speculation. Конвейерные системы.
- •Вопрос 20. Матричные компьютеры.
- •Вопрос 23. Топологии локальных сетей
- •Вопрос 24. Архитектура программного обеспечения.
- •Вопрос 31. Классификация ошибок. Программные методы контроля ошибок
- •Вопрос 32. Управление процессами в многопроцессорных и однопроцессорных компьютерах
- •Вопрос 33. Информационные модели систем параллельногодействия: мультипроцессоры и мультикомпьютеры.
- •Вопрос 35. Программное обеспечение для мультикомпьютеров.
- •Вопрос 37. Алгоритмы выбора маршрутов для доставки сообщений.
- •Вопрос 39. Основные подходы к проектированию языков параллельного программирования
- •40. Языки параллельного программирования.
- •Вопрос 41. Преобразование последовательных программ в последовательно-параллельные
- •Вопрос 42. Планирование в мультисистемах.
- •25. Кодирование данных с симметричным представлением цифр.
- •26. Кодирование данных в системах с отрицательным основанием.
- •30 Алгоритм деления в системе с отрицательным основанием.
- •27 Кодирование данных с помощью вычетов.
- •13. Искусственные нейронные сети. Обучение сетей.
Вопрос 20. Матричные компьютеры.
Типичным представителем матричных компьютеров является ЭВМ ИЛЛИАК-1.
Система “Соломон” имела 1024 элементарных процессора, которые выполняли одну и ту же команду одновременно, но с различными операндами. Каждый процессор имел собственную память для oперандов. Процессоры работали синхронно.
ИЛЛИАК-4 - разработка Иллинойского университета (США, совместно с фирмой Burroughs. ЭВМ специализированная.
Цель первоначального проекта - создание матричной системы с производительностью порядка 1 млрд оп/с. Он должен был содержать одно управляющее звено, в качестве которого использовалась В-6500 с быстродействием около 500-600 тыс. оп/с.
Достижение такого быстродействия потребовало создания параллельной архитектуры и высокого быстродействия электронных компонент. Первоначальный проект содержал четыре независимых блока по 64 обрабатывающих элемента каждый. Это типичный представитель SlMD-машин. Спроектированный арифметический процессор был рассчитан на обработку 64-битных слов с плавающей точкой. Однако технические трудности не позволили воплотить в жизнь предложенный проект. Пришлось остановиться на одноблочном варианте.
Реализованный вариант содержал 64 процессора и ЭВМ 7500 с общей производительностью до 200 млн оп/с. Он рассчитан на решение задач, хорошо поддающихся распараллеливанию: от проблем линейного программирования до задач метеорологии. Простейшие из них: решение систем линейных алгебраических уравнений (СЛАУ), обращение матриц, умножение матриц и т. д. Оценки авторов проекта ИЛЛИАК-4 показывают, что для задач, поддающихся распараллеливанию, время решения уменьшается примерно в 220 раз по сравнению со временем их выполнения на однопроцессорных ВС с последовательным выполнением команд.
В ИЛЛИАК-4 отказались от строгой синхронизации работы элементарных процессоров, допуская произвольное выполнение (по времени) общей команды. Каждый процессор здесь превращен, по сути, в целую ЭВМ, допускающую модификацию выполнения команд в зависимости от операнда, тем самым приблизив процессоры почти к независимой работе. Оперативная память в 2048 слов длиной 64 бита. Цикл ЗУ примерно 350 нс. Хотя каждый процессор получает для обработки одну и ту же последовательность команд, характер работы каждого зависит от типа локальных данных.
В ИЛЛИАК-4 заложена возможность выполнения в разных процессорах различных программ, правда, за счет уменьшения скорости обработки. Реализуется это следующим образом: в 64-разрядный регистр маски в центральном УУ (каждый разряд соотнесен определенному процессору) заносится значение, блокирующее (или разрешающее) работу соответствующего процессора, что позволяет блокировать определенную группу процессоров. Это в принципе и дает возможность выполнять разные последовательности команд на различных процессорах.
При разработке ИЛЛИАК-4 был решен ряд важнейших проблем. В частности, проблема информационного обмена между отдельными индивидуальными ЗУ каждого процессора. Она была решена посредством обеспечения возможности обращаться к ЗУ соседних процессоров.
Вторая проблема - организация работы всех процессоров в целом, т. е. задача координации функционирования системы. Функции координатора программ, их трансляции и распараллеливания возложены на универсальную ЭВМ В-7500, которая имеет богатые возможности по связи с внешними устройствами.
Третья проблема - обеспечение живучести и надежности. ИЛЛИАК-4 включает до 7 млн электронных компонент. С этой целью разработана система контроля работы устройств и передачи данных между узлами и блоками ЗУ. Имеется мощная система технической диагностики.