
- •302030, Г. Орел, ул. Московская, 65
- •Содержание Введение
- •Модуль 1. Вычислительные машины Лекция 1. Основные понятия вычислительной техники и принципы организации вычислительных машин и систем
- •1.1 Основные понятия и определения
- •1.2 Принципы организации вычислительных машин и систем
- •1.3 Основные характеристики вычислительных машин и систем
- •1.4 Многоуровневая организация вычислительных процессов
- •Вопросы для самопроверки
- •Лекция 2. Простейшие типовые элементы вычислительных машин
- •2.1 Комбинационные схемы
- •1) Конъюнкция (логическое умножение) .
- •2) Дизъюнкция (логическое сложение) .
- •3) Отрицание (инверсия) .
- •4) Конъюнкция и инверсия (Штрих Шеффера) .
- •5) Дизъюнкция и инверсия (Стрелка Пирса) .
- •6) Эквивалентность .
- •7) Отрицание эквивалентности .
- •2.2 Автоматы с памятью
- •2.3 Триггеры
- •2.4 Проблемы и перспективы развития элементной базы вычислительных машин
- •Вопросы для самопроверки
- •Лекция 3. Функциональные узлы комбинационного и последовательного типов
- •3.1 Функциональные узлы последовательного типа
- •3.1.1 Регистры
- •3.1.2 Счётчики
- •3.1 Функциональные узлы комбинационного типа
- •3.2.1 Шифраторы и дешифраторы
- •3.2.2 Компараторы
- •3.2.3 Сумматоры
- •Вопросы для самопроверки
- •Лекция 4. Функциональная организация процессора
- •4.1 Основные характеристики и классификация процессоров
- •4.2 Физическая и функциональная структура процессора
- •4.2.1 Операционное устройство процессора
- •4.2.2 Шинный интерфейс процессора
- •4.3 Архитектурные принципы организации risc-процессоров
- •4.4 Производительность процессоров и архитектурные способы её повышения
- •Вопросы для самопроверки
- •Лекция 5. Организация работы процессора
- •5.1 Классификация и структура команд процессора
- •5.2 Способы адресации данных и команд
- •5.2.1 Способы адресации данных
- •5.2.2 Способы адресации команд
- •5.3 Поток управления и механизм прерываний
- •Вопросы для самопроверки
- •Лекция 6. Современное состояние и тенденции развития процессоров
- •6.1 Архитектурные особенности процессоров Pentium
- •6.2 Программная модель процессоров Pentium
- •6.2.1 Прикладная программная модель процессоров Pentium
- •6.2.2 Системная программная модель процессоров Pentium
- •6.2.3 Система команд и режимы адресации процессоров Pentium
- •6.3 Аппаратная организация защиты в процессорах Pentium
- •6.4 Аппаратные средства поддержки многозадачности
- •6.5 Перспективы развития процессоров
- •Вопросы для самопроверки
- •Лекция 7. Память. Организация памяти.
- •7.1 Иерархическая организация памяти
- •7.2 Классификация запоминающих устройств
- •7.3 Структура основной памяти
- •7.4 Память с последовательным доступом
- •7.5 Ассоциативная память
- •7.6 Организация флэш-памяти
- •7.7 Архитектурные способы повышения скорости обмена между процессором и памятью
- •Вопросы для самопроверки
- •Лекция 8. Управление памятью. Виртуальная память
- •8.1 Динамическое распределение памяти
- •8.2 Сегментная организация памяти
- •Лекция 9. Организация ввода-вывода информации. Системная шина
- •9.1 Организация шин. Системная шина
- •9.1.1 Структура системной шины
- •9.1.2 Протокол шины
- •9.1.3 Иерархия шин
- •9.2 Организация взаимодействия между периферийными устройствами и процессором и памятью вычислительных машин
- •9.3 Внешние интерфейсы вычислительных машин
- •9.3.1 Параллельный порт lpt и интерфейс Centronics
- •9.3.1 Последовательный порт com и интерфейс rs-232c
- •9.3.3 Универсальная последовательная шина usb
- •9.3.4 Беспроводные интерфейсы
- •Вопросы для самопроверки
- •Модуль 2. Вычислительные системы Лекция 10. Вычислительные системы параллельной обработки. Многопроцессорные и многоядерные системы.
- •10.1 Параллельная обработка информации
- •10.2 Классификация систем параллельной обработки данных
- •10.2.1 Классификация Флинна
- •10.2.2 Классификация Головкина
- •10.2.3 Классификация многопроцессорных систем по способу организации памяти
- •10.3 Вычислительные системы на кристалле. Многоядерные системы
- •10.4 Тенденции развития вычислительных систем
- •Вопросы для самопроверки
- •Лекция 11. Организация микроконтроллеров и микроконтроллерных систем
- •11.1 Общие сведения о системах управления
- •11.2 Организация микроконтроллеров и микроконтроллерных систем
- •11.3 Области применения и тенденции развития мк
- •Вопросы для самопроверки
- •Модуль 3. Телекоммуникационные сети Лекция 12. Организация компьютерных сетей
- •12.1 Обобщённая структура компьютерных сетей
- •12.2 Классификация компьютерных сетей
- •Лекция 13. Стандартизация компьютерных сетей. Эталонная модель взаимодействия открытых систем
- •13.1 Понятие «открытой системы». Взаимодействие открытых систем
- •13.2 Эталонная модель взаимодействия открытых систем
- •13.3 Структура блоков информации
- •7 Прикладной 6 Представительный 5 Сеансовый 4 Транспортный 3 Сетевой 2 Канальный 1 Физический
- •Вопросы для самопроверки
- •Лекция 19. Безопасность информации в сети
- •19.2 Стеганография
- •19.2.1 Общие сведения о стеганографических системах
- •19.2.2 Методы стеганографии
- •Вопросы для самопроверки
- •Литература
9.2 Организация взаимодействия между периферийными устройствами и процессором и памятью вычислительных машин
Работа периферийных устройств (ПУ) не синхронизирована с работой процессора. Запросы со стороны ПУ на установление связи и обмен данными могут поступать в произвольные моменты времени. Для организации обмена требуются специальные электронные средства согласования форматов и синхронизации процессов. В вычислительных машинах используется три способа обмена данными между ПУ и процессором и памятью /1,17/:
1) программно-управляемая передача, инициируемая процессором;
2) передача информации с прерыванием программы, активизируемая по запросу прерывания от ПУ;
3) передача информации в режиме прямого доступа к памяти.
При программно-управляемой передаче данных обмен осуществляется под управлением процессора, который реализует операции ввода-вывода с помощью соответствующих команд. Программно-управляемый обмен бывает синхронным и асинхронным.
Синхронная передача применяется при взаимодействии с быстродействующими ПУ, для обмена с которыми не требуется дополнительной синхронизации, поскольку они всегда готовы к обмену информацией. Этот способ передачи реализуется при минимальных затратах аппаратных и программных средств.
Асинхронный обмен используется при работе с ПУ, быстродействие которых ниже быстродействия процессора. В некоторые моменты времени такие ПУ могут оказаться неготовыми к обмену. Поэтому в этом случае необходимо использовать специальные средства, синхронизирующие процесс приёма-передачи, которые содержатся в адаптере (контроллере) ПУ. Адаптер подключается к шине ВМ и является посредником между ПУ и процессором и памятью (вычислительным ядром). В режиме ввода данные из ПУ поступают в порт (регистр данных, содержащийся в адаптере) и хранятся в нём до момента пересылки по шине в вычислительное ядро. В режиме вывода данные записываются процессором в порт и хранятся там до передачи в устройство вывода.
Для управления процессом обмена в составе адаптеров имеются специальные регистры управления и состояния, доступные процессору для чтения и записи. Перед выполнением любой операции обмена процессор проверяет состояние готовности и по результатам проверки или осуществляет внешний обмен, или переходит в состояние ожидания, пока ПУ не будет готово к обмену.
Программно-управляемая передача является самым быстрым способом обмена данными между процессором и ПУ. Однако ему присущи следующие недостатки:
1) вынужденные непроизводительные затраты времени процессора на ожидание готовности ПУ к обмену;
2) блокирование работы процессора в результате бесконечного ожидания готовности ПУ (когда сигнал готовности не может быть сформирован, например, из-за неисправности ПУ).
Предотвратить потери времени в циклах ожидания и существенно улучшить программное взаимодействие процессора с ПУ позволяет использование прерываний.
Важным отличием обмена данными с прерыванием программы от программно-управляемого обмена является то, что в нём инициатором всегда является внешнее устройство, запросившее обмен. Такое архитектурное решение позволяет повысить производительность процессора при наличии нескольких параллельных процессов, требующих в произвольные моменты времени обслуживания со стороны процессора.
Реализация такого обмена по сравнению с рассмотренным выше требует более сложной аппаратной и программной поддержки. При готовности к обмену ПУ формирует запрос прерывания и посылает его процессору. Последний, обнаружив сигнал запроса, завершает выполнение операций, которые нельзя прервать, и выполняет определённую последовательность действий. По её завершении процессор восстанавливает состояние на момент прерывания и возвращает управление прерванной программе. Более подробно организация работы ВМ при обработке прерываний рассматривалась в разделе 5.3 настоящего пособия.
Эффективность обменов с прерыванием программы определяется типом участвующих в обмене ПУ. При работе с относительно медленными УВВ потери времени на переключение процессора при прерываниях невелики, поэтому организация ввода-вывода с использованием механизма прерываний достаточно эффективна.
Прямой доступ к памяти (ПДП) (DMA- Direct Access Memory) представляет собой высокоскоростной способ обмена между ПУ и ОЗУ, например, при загрузке данных в оперативную память с внешнего носителя. В режиме ПДП обмен данными осуществляется автономно от центрального процессора. При этом скорость передачи данных определяется только внешними устройствами, что позволяет ВМ выполнять ввод-вывод с максимальной скоростью самих внешних устройств. Переход в режим ПДП выполняется по запросу внешнего устройства подобно тому, как обрабатывается запрос прерываний, только управление при этом передаётся внешнему устройству. Для эффективного управления вводом-выводом в режиме ПДП в современных ВМ используются либо специализированные сопроцессоры ввода-вывода, либо контроллеры ПДП (DMA).
Сопроцессор ввода-вывода – это вспомогательный процессор, работающий в паре с центральным процессором и имеющий собственную систему команд, ориентированную на операции ввода-вывода. В этом случае все действия по организации передач ввода-вывода реализуются без участия центрального процессора. Сопроцессор ввода-вывода может также выполнять арифметические и логические операции, поиск и преобразования данных. Он программируется с помощью центрального процессора, выполняет его задания и возвращает в него результаты выполнения. Когда в программе встречается команда ввода-вывода, центральный процессор передаёт управление сопроцессору ввода-вывода, и далее сопроцессор работает независимо от центрального процессора. Сопроцессор ввода-вывода является достаточно сложным устройством. При его использовании для организации ПДП часто применяют раздельные шины доступа к ОЗУ со стороны центрального процессора и ПУ.
Сопроцессоры ввода-вывода ещё называют каналами ввода-вывода. Они бывают мультиплексными и селекторными. Мультиплексный канал одновременно обслуживает параллельно работающие медленные ПУ, попеременно организуя с ними кратковременные сеансы связи. Средства мультиплексного канала для обслуживания одной операции ввода-вывода, называются подканалом. Мультиплексные каналы могут иметь до 256 подканалов, что позволяет подключать до 256 ПУ. Селекторный канал всегда обслуживает одно ПУ, доводя с ним до полного завершения обмен информацией. Селекторный канал обслуживает быстродействующие ПУ.
Контроллер ПДП по сравнению с сопроцессором ввода-вывода является более простым устройством. Предварительно запрограммированный контроллер в режиме ПДП управляет обменом данными между ОЗУ и внешним устройством. При программировании контроллера ПДП обеспечивается его настройка на определённый тип передачи, задаются адреса памяти и размер передаваемого массива данных. Запрограммированная передача в режиме ПДП инициируется по запросу контроллера ПДП и реализуется параллельно с выполнением процессором своих программ. При использовании контроллера ПДП раздельные шины доступа к ОЗУ обычно не применяются. В случае отсутствия запроса от контроллера ПДП системной шиной управляет процессор, осуществляющий обмен данными обычным образом. При поступлении запроса управление шиной передаётся контроллеру ПДП, который формирует все необходимые для передачи данных сигналы управления и обеспечивает требуемый обмен. При этом центральный процессор отключается от системной шины.
В большинстве архитектур современных ВМ предусмотрен очень похожий на ПДП режим, который называется захватом шины или прямым управлением шиной. Переход в такой режим начинается по запросу от ПУ, и управление шиной получает контроллер этого ПУ, который берёт на себя полную ответственность за обмен. Обмен может осуществляться не только между ПУ и памятью, но и между двумя ПУ.
Система шин вычислительной машины позволяет любому (даже новому) компоненту взаимодействовать с любым другим устройством (компонентом). Рассмотрим способы подключения внешних ПУ к ВМ.