Введение

Информатизация общества – важнейшая задача, стоящая перед нашей страной и требующая интенсивного развития вычислительной техники и других средств обработки информации.

Все разнообразные средства цифровой техники: ЭВМ, микропроцессорные системы измерения и автоматизации технологических процессов, цифровая связь и телевидение и т.д. строятся на единой элементной базе, в состав которой входят чрезвычайно разные по сложности микросхемы – от логических элементов, выполняющих простейшие операции, до сложнейших программируемых кристаллов, содержащих миллионы логических элементов.

Следует заметить, что отсутствие отечественных микросхем современного уровня компенсируется сейчас доступностью зарубежной элементной базой.

1 Сравнительный анализ возможных вариантов реализации

1.1 Схема на основе двоичного счетчика с дешифратором

Перед началом работы из процессора через микросхему интерфейса должна поступить команда сброса RES, которая осуществляет сброс JK-триггера в нулевое состояние. Появление нуля на прямом выходе JK-триггера запрещает счет двоичного счетчика, это происходит до тех пор, пока из процессора не придет команда ПУСК, команда на выбор данного ВУ, т.е. режим работы схемы ждущий. После получения разрешения на работу данного устройства в микросхеме интерфейса формируется сигнал CS, который устанавливает JK-триггер в «1», тем самым разрешает счет двоичного счетчика по положительному фронту сигнала с генератора тактовых импульсов (ГТИ), а так же прямой выход JK-триггера соединен с разрешающим входом дешифратора. После начала счета двоичного счетчика на информационные входы дешифратора начинают поступать сигналы, и благодаря единице на выходе JK-триггера разрешена работа дешифратора. С каждым счетом двоичного счетчика только на одном выходе дешифратора появляется сигнал и передается на выходной блок, в котором происходит возбуждение одного из восьми заданных выходов схемы.

По достижении 19 такта сигнала CLK на одном из выходов дешифратора появляется сигнал, передающийся на вход сброса JK-триггера, и сбрасывает его в начальное состояние. На разрешающий вход дешифратора приходит ноль, который запрещает работу дешифратора, а так же этим сигналом запрещается счет двоичного счета.

Функциональная схема реализации генератора тактовых импульсов приведена в Приложении 1

1.2 Схема на основе счетчика Джонсона

В данном варианте реализация счетчика Джонсона основана на кольцевом регистре с перекрестной обратной связью. Он состоит из синхронных D-триггеров с асинхронным входом сброса. Прямой выход каждого разряда заводится на вход последующего. Для реализации 19 состояний нам достаточно использовать 10 разрядов. Инверсный сигнал с выхода десятого разряда заводится на вход первого разряда, тем самым достигается счет в коде “1 из N”.

Во многом принцип работы данной схемы аналогичен предшествующему образцу. Для корректного запуска необходимо предварительно сбросить JK-триггер в начальное состояние. Чтобы начать работу процессор должен подать команду ПУСК и установить сигнал CS.

В результате сигналы с ГТИ поступят на вход CLK счетчика, и он войдет в счетный режим. Выходы счетчика подключены к выходному блоку. В выходном блоке происходит возбуждение того или иного выхода схемы, в зависимости от номера такта. Это по своему роду дешифратор кода Джонсона для данного задания.

По достижению 19 такта сигнала CLK срабатывает коньюнктор заведенный на вход сброса JK-триггера, который по отрицательному фронту сигнала от генератора тактовых импульсов сбрасывает JK-триггер в нулевое состояние. И тем самым запрещает работу счетчика Джонсона.

Функциональная схема реализации генератора тактовых импульсов приведена в Приложении 2.