Министерство образования и науки Российской Федерации

Федеральное агентство по образованию

Санкт-петербургский государственный электротехнический университет "лэти" имени в.И. Ульянова (ленина)

197376, Санкт-Петербург, ул. проф. Попова, 5.

Факультет компьютерных технологий и информатики

Кафедра САПР

Курсовая работа

По схемотехнике

Тема: "Сумматор"

Выполнил: Студент гр 5372 ___________________ Гуров М.В

Проверил: ____________________ Фахми Ш.С.

Санкт Петербург 2007

Содержание

1.Техническое задание 3

2.Теоретические сведения 4

2.1 Сумматоры 4

2.2 Логические элементы 4

3. Этапы выполнения курсовой работы: 7

3.1 Разработка структурной схемы сумматора 7

3.1.1 Одноразрядный сумматор 7

3.1.2 Четырехразрядный сумматор 8

3.2 Разработка схемы в MAX+PLUS 8

3.2.1.1 Реализация одноразрядного сумматора на языке AHDL 8

3.2.1.2 Схема одноразрядного сумматора 9

3.2.2.1 Реализация четырехразрядного сумматора на языке AHDL: 10

3.2.2.2 Схема четырехразрядного сумматора на основе каскадов одноразрядного сумматора. 10

11

4. Разработка управляющего сигнала 12

4.1 Управляющий сигнал для суммирования с константой 12

4.1.1 Подключение сигнала для одного разряда 12

4.1.2 Подключение сигнала для четырех разрядов 12

5. Результаты работы спроектированных устройств 15

5.1 Результат работы четырехразрядного сумматора 15

5.2 Результаты работы сумматора с подключенным сигналом для суммирования с константой 15

6. Выводы о проделанной курсовой работе 17

1.Техническое задание

В данной курсовой работе разрабатывается четырехразрядный сумматор:

• Построить четырехразрядный сумматор на основе логических функций: дизъюнкций, конъюнкций и отрицаний.

• Построить четырехразрядный сумматор на основе каскадов одноразрядного сумматора

• Представить полную схему одноразрядного сумматора

• Представить формулу одноразрядного сумматора

• Представить схему четырехразрядного сумматора

• Подключить управляющий сигнал для суммирования числа с константой.

2.Теоретические сведения

2.1 Сумматоры

Сумматоры предназначены для суммирования двух входных двоичных кодов, то есть выходной код будет равен арифметической сумме двух входных кодов. Например, если один входной код - 7 (0111), а второй - 5 (0101), то суммарный код на выходе будет 12 (1100). Сумма двух двоичных чисел с числом разрядов N может иметь число разрядов (N + 1). Например, при суммировании чисел 13 (1101) и 6 (0110) получается число 19 (10011). Поэтому количество выходов сумматора на единицу больше количества разрядов входных кодов. Этот дополнительный (старший) разряд называется выходом переноса.

Сумматоры бывают одноразрядные (для суммирования двух одноразрядных чисел), 2-х разрядные (суммируют 2-х разрядные числа) и 4-х разрядные (суммируют 4-х разрядные числа). Чаще всего применяют именно 4-разрядные сумматоры.

Помимо выходных разрядов суммы и выхода переноса, сумматоры имеют вход расширения (другое название - вход переноса) для объединения нескольких сумматоров с целью увеличения разрядности. Если на этот вход приходит единица, то выходная сумма увеличивается на единицу, если же приходит нуль, то выходная сумма не увеличивается. Если используется одна микросхема сумматора, то на ее вход расширения необходимо подать нуль.

Сумматоры могут использоваться также для суммирования чисел в отрицательной логике (когда логической единице соответствует электрический нуль, и наоборот, логическому нулю соответствует электрическая единица). Но в этом случае входной сигнал переноса также становится инверсным, поэтому при использовании одной микросхемы сумматора на вход С надо подать электрическую единицу (высокий уровень напряжения). Инверсным становится и выходной сигнал переноса Р, низкий уровень напряжения на нем (электрический нуль) соответствует наличию переноса. То есть получается, что сумматор абсолютно одинаково работает как с положительной, так и с отрицательной логикой.

Рассмотрим пример. Пусть нам надо сложить два числа 5 и 7 в отрицательной логике. Числу 5 в положительной логике соответствует двоичный код 0101, а в отрицательной - код 1010. Числу 7 в положительной логике соответствует двоичный код 0111, а в отрицательной - код 1000. При подаче на вход сумматора кодов 1010 (десятичное число 10 в положительной логике) и 1000 (десятичное число 8 в положительной логике) получаем сумму 10 + 8 = 18, то есть код 10010 в положительной логике. С учетом входного сигнала переноса С=1 (отсутствие входного переноса в отрицательной логике) выходной код сумматора получится на единицу больше: 18 + 1 = 19, то есть 10011. При отрицательной логике это будет соответствовать числу 01100, то есть 12 при отсутствии выходного переноса. В результате получили 5+7=12.