9) Микроархитектура современных пэвм. Гиперконвейерная организация процессора.

В современных ЭВМ используется гиперконвейерная архитектура процессора, состоящая из 20 ступеней. В этой гиперконвейер "сбрасываются" команды (≈20) на линейных участках программы. Такой способ дает высокую производительность. Когда в программе встречаются ветвления, начинается "спекулятивное" исполнения инструкций (исполнение по предложению). Блок предсказаний ветвлений выбирает по своим критериям новую ветвь программы, хотя неизвестен результат выполнения предыдущей команды. И эти новые команды посылаются на декодирование. Если ветвь была предсказана верно, то работа конвейера продолжается. Если предсказана ошибочно, то все, что было до этого декодировано, пропадает, а в процессор загружается новая команда и новая ветвь программы, т.е. спекуляция удалась или не удалась. Называется Net Burst. Микроархитектура Net Burst поддерживает новую технологию Hyper Threading. Данная технология позволяет на базе одного физического процессора Pentium IV моделировать несколько логических. Каждый логический процессор имеет собственный контроллер прерываний APIC.

10) Структура высокопроизводительных вычислительных систем. (Векторно-конвейерные, массивно-параллельные, параллельные с общей памятью, кластеры).

1. Векторно-конвейерное. Здесь, в отличие от классического, имеются векторные процессоры в качестве процессоров, которые оперируют целыми массивами.

Для векторного процессора это 1 простая операцияы аналогично складыванию 2 регистров (ADD AX,BX).

Представителями такой архитектуры являются компьютеры CRAY (суперкомпьютеры). Он представляет собой блоки процессоров по цилиндру.

2. Массиво-параллельные ВС с распределенной памятью. Строятся из серийных микропроцессоров, снабженных локальной памятью и объединенных между собой посредством коммутационной среды.

Достоинством такой архитектуры является свойство наращивания, т.е. при необходимости увеличить производительность такой системы достаточно добавить дополнительные процессоры.

Такие системы эффективны при условии, что время выполнения операции намного больше времени реализации обменов между машинами.

3. Компьютеры, объединенные в параллельные ВС с общей памятью. Достоинства: межпроцессорные обмены значительно меньше по времени, т.к. осуществляются не через линии связи, а через общую память.

Недостаток: количество процессоров, ограничено производительностью обращений к общей памяти.

4. Создание кластеров – это объединенные серийно выпускаемых ЭВМ в вычислительную систему путем, объединенные их серийно выпускаемой аппаратурой связь. Аппаратура MPI, позволяет обычную сеть превратить в кластер.

Каждый элемент кластера – 2-х процессорная машина имеющая 512 Мб ОП, винчестер 10 Гб и операционная система Linux Red Hat. Внутренние связи между ЭВМ кластера построены на специализированном 2-х канальном сверхвысокобыстродейсвующем канале – SCI-канал 2 Мб/с.

12) Организация памяти. Формирование эффективного адреса в реальном режиме и в защищенном режиме.

Память представляет собой непрерывную последовательность байт в оперативной памяти. Каждому байту сопоставлен адрес, который состоит из адреса сегмента памяти, внутри которого находится интересующая нас ячейка памяти и смещения от начала сегмента.

Адресация – это способ доступа к операндам команд.

Бывает семь способов адресации:

- регистровый, когда данные находятся в регистрах указанных в командах.

- непосредственное, когда значение данных содержатся в самой команде.

- прямая адресация – операндом служит метка, указывающая на ячейку памяти, где лежат данные.

- косвенная адресация – операнд содержится в регистрах, которые указывают на какие – либо ячейки памяти. Регистр заключается в [ ].

- базовая – исполнительным адресом, который указывает на данные является сумма значений базового регистра и смещения.

- индексная, аналогична базовому, только используется индексные регистры. Исполнительным адресом является сумма значения индексного регистра и смещения.

- базовая с индексированием, используется для обработки двумерных массивов, исполнительный адрес рассчитывается как сумма значений индексного и базового регистров и возможно смещения.

13) Типы данных в ЭВМ. Опpеделение данных. Упакованный и неупакованный фоpматы.

- db (define byte) – данные определены как байтовые

- dw (word)

- dd (double word)

<имя> <директива> <данные>

DUP – повторяет кол-во данных.

Var db 3 dup (2)

EQU – определяет значение, присваемое элементу данных.

Time equ 100h

Указатель типа данных – PTR (BYTE PTR, WORD PTR)

Представление двоично-десятичных чисел может быть в:

- упакованном формате: каждый байт упакованного десятичного числа содержит две цифры в двоично-десятичном коде, т.е. цифры (0-9). Каждая тэтрада содержит свою цифру. Max число -99.

- неупакованном формате: в байте содержится одна десятичная цифра.

Используется для отображения ASCII кода

«0» - 30h

14) Регистpовая оpганизация пpоцессоpа ПЭВМ (регистры, память, порты).

РОН – регистр общего назначения

СМА – сумматор адреса

P-р Bx – входной регистр

УМУ – устройство микропроцессорного управления

PФ – регистр флагов

РОК – регистр очереди команд

УУШ – управление шиной

ОЗУ – оперативное запоминающее устройство

CS,DS,SS – сегментные регистры

IP – регистр указателя команд

СМА – сумматор адреса

В РОК выбираются команды ОЗУ, когда он освобождается. Очередь команд организована по правилу FI-FO (первый пришел, первый обслужился). 6 уровней РОК позволяют эффективно удовлетворять запросам на команды из процессора, сокращая до минимума затраты МП на выборку очередной команды из памяти. Если выполняется команда условного или безусловного перехода, то РОК очищается и заполняется новым содержимым. Если вызывалась подпрограмма, то прежнее содержимое сохраняется, а по окончании подпрограммы – восстанавливается.

УМУ декодирует очередную команду и вырабатывает последовательность микрокоманд, управляющих обработкой данных.

АЛУ выполняет арифметические и логические команды с учетом состояния PФ, результат через шину передается в память.

СМА формирует физический адрес выбираемый командой или данным, как результат суммирования индексного регистра и смещения. Физический адрес равен: CS+IP.

ОЗУ – оперативная память, в которой байты располагаются последовательно, причем каждый байт имеет свой собственный номер. Память в машине нумеруется не словами, а номером байта, располагающимся первым в слове.

Доступный физический объем памяти определяется разрядностью шины.

ПОРТ – виртуальный или реальный номер регистра внешнего устройства, в котором или из которого мы можем передавать информацию с помощью специальных команд.