Последовательность операций при изготовлении транзистора по планарной технологии
Пример изготовления биполярного n-p-n транзистора представлен на рис. 5.10. В качестве подложки используется пластина монокристаллического кремния с избыточной электронной проводимостью (n-Si). На ней термическим окислением создают пленку SiO2, в которой литографией формируют окна (создают маску) для введения (диффузии) акцепторной примеси (например, В). В результате образуется базовая область транзистора (р-Si). Затем пластину снова окисляют и во вновь образованной пленке SiO2 повторной литографией создают окна для введения донорной примеси (например, Р ) в только что сформированную базовую область (для создания эмиттера) и в исходную пластину (для формирования невыпрямляющего контакта к коллектору). После третьего цикла окисление - литография в пленке SiO2 вскрывают окна к областям базы, эмиттера и коллектора и на всю поверхность пластины наносят (напылением в вакууме) слой металла (чаще Al). Проводя четвертый раз литографию по пленке Al, формируют контакты к соответствующим областям транзистора, проводники и контактные площадки. После вжигания контактов (при температуре 5000) и контроля параметров транзисторов пластину разрезают на кристаллы (чипы), каждый из которых содержит один транзистор. Чипы помещают в корпус и присоединяют к внешним выводам корпуса. Затем корпус герметизируют для защиты транзистора от внешней среды.
Рис. 5.10 . Изготовления биполярного n-p-n транзистора
Рассмотренный “ классический” метод планарной технологии не годится для изготовления мощных транзисторов из-за высокого сопротивления коллекторной области. Этот недостаток исключается при использовании планарно-эпитаксиальной технологии.
Планарно-эпитаксиальная технология
Планарно-эпитаксиальная технология включает операцию эпитаксиального наращивания на поверхности подложки тонкого (7 мкм) низкоомного Si-эпитаксиального слоя (n+ -Si) с очень сильным легированием, который шунтирует менее легированный (высокоомный) коллекторный слой (n -Si). Таким образом, можно получить транзисторы с низким омическим сопротивлением коллекторной области (большой мощности) и с весьма тонкой базовой областью (высоким быстродействием).
. Изготовление полевых транзисторов по планарной технологии
Для изготовления полевых транзисторов на поверхности полупроводниковой подложки (с проводимостью р-типа и удельным сопротивлением ~10 8 Ом х см) эпитаксиальным наращиванием создают канал (n-типа) толщиной ~ 0,1-0,5 мкм и концентрацией электронов ~ 1017 1/cм3. Затвор формируют наращиванием нового эпитаксиального слоя или диффузией примеси. Сток и исток представляют собой омические контакты с эпитаксиальным слоем.
Функциональные возможности планарной технологии
Классическая планарная и планарно-эпитаксиальная технология используется в основном для изготовления дискретных приборов. При изготовлении интегральных микросхем возникают дополнительные проблемы, связанные с изоляцией элементов и необходимостью создания в одной микросхеме нескольких типов активных (транзисторов, диодов) и пассивных (резисторов, конденсаторов) элементов. В микросхемах эти элементы формируются путем комбинированного соединения транзисторов разных типов друг с другом. Такая комбинация обладает различными емкостными, резистивными или выпрямляющими свойствами. Часто запертые Р-n- переходы транзисторов используют как конденсаторы, а сами транзисторы - в качестве нагрузочных или гасящих резисторов. Функциональные возможности микросхем возрастают при включении транзисторов с общей базой, общим коллектором или с общим эмиттером. Такие приемы, однако, усложняют технологию и увеличивают разброс параметров. На рис. 5.11 представлены структуры навесного (дискретного “а”) и интегрального (б) транзисторов, а также некоторые пассивные элементы в поле микросхемы (в)
Рис. 5.11. Структуры транзисторов и пассивные элементы в поле микросхемы
Контактные области транзисторов создаются методом металлизации в вакууме путем напыления пленки толщиной ~1 мкм.