- •Дешифраторы и демультиплексоры.
- •Мультиплексоры.
- •Универсальные логические модули на мультиплексорах.
- •Приоритетные шифраторы.
- •Клавиатурные шифраторы.
- •Преобразователи кодов и принципы их проектирования.
- •Сдвигатели и принципы их проектирования.
- •Цифровые компараторы.
- •Мажоритарные элементы
- •Схемы контроля по модулю два.
- •Схемы контроля на основе кодов Хэмминга.
- •Схемы контроля на основе циклических кодов. Кодирующие устройства:
- •Схемы контроля на основе циклических кодов. Декодирующие устройства.
- •Одноразрядные комбинационные сумматоры.
- •Многоразрядные комбинационные сумматоры с последовательным и параллельным переносом.
- •Сумматоры с групповой структурой с последовательным и цепным переносом.
- •Сумматоры с групповой структурой с параллельным переносом.
- •Многоразрядные комбинационные сумматоры с условным переносом.
- •Принципы организации и классификация арифметико-логических устройств эвм.
- •Асинхронные и синхронные rs–триггеры.
- •Двухступенчатые триггерные схемы.
- •Триггеры с динамическим управлением (управление по фронту.)
- •Триггеры с внутренней задержкой.
- •Параллельные (статические) регистры и регистровые файлы.
- •Регистры сдвига(последовательные).
- •Универсальные регистры.
- •Асинхронные двоичные счетчики.
- •Синхронные двоичные счетчики.
- •Двоичные счетчики с произвольным коэффициентом счета (с модификацией межразрядных связей).
- •Двоичные счетчики с произвольным коэффициентом счета (с управляемым сбросом).
- •Счетчики с недвоичной системой счисления (в коде 1 из n).
- •Счетчик Джонсона.
- •Понятие об эквивалентных микрооперациях и обобщенном операторе.
- •Структурная организация и проектирование операционных автоматов типа і.
- •Структурная организация и проектирование операционных автоматов типа м.
- •Структурная организация и проектирование операционных автоматов типа iм.
- •Принципы построения устройств управления с «жесткой логикой».
- •Принципы построения устройств управления с «программируемой логикой».
- •Основные параметры и классификация запоминающих устройств эвм.
- •Основные структуры адресных зу. Структуры зу 2d и 3d.
- •Основные структуры адресных зу. Структура зу 2dm.
- •Статические запоминающие устройства (sram).
- •Динамические запоминающие устройства (dram).
- •Динамические запоминающие устройства fpm dram, edo dram и bedo dram.
- •Синхронные динамические запоминающие устройства sdram, ddr sdram и ddr2 sdram.
- •Динамические запоминающие устройства rdram.
- •Взаимодействие оперативной памяти и процессора.
- •Программируемые логические матрицы и программируемые матрицы логики.
- •Сложные программируемые логические устройства (cpld).
- •Состав и функции макроячеек имс архитектуры cpld.
- •Базовые матричные кристаллы (вентильные матрицы).
- •Архитектура программируемых пользователем вентильных матриц (fpga).
- •Состав и функции конфигурируемых логических блоков и логических элементов плис архитектуры fpga.
- •Состав и функции элементов ввода-вывода плис архитектуры fpga.
- •Характеристики системы коммутации плис архитектуры fpga.
Схемы контроля на основе циклических кодов. Декодирующие устройства.
Декодирующие комбинации циклического кода можно проводить
различными методами:
- на основе использования рекурсивного соотношения;
- на мажоритарном принципе;
- на вычислении остатка от деления принятой комбинации на образующий многочлен.
Декодирующее устройство для кодов только обнаруживает ошибки, ничем не отличается от схем кодирующих устройств. В них лишь добавляется буферный регистр для хранения принятых сообщений.
Если остаток 0, то с буфера информация передаётся дальше, если остаток не 0
(есть ошибка), тогда буфер очищается и делается запрос на повторную передачу.
В случае обнаружения и исправлении ошибок схема усложняется, при этом
подвергается анализу остаток, полученный от деления, который содержит
информацию об ошибке.
Одноразрядные комбинационные сумматоры.
По количеству одновременно обрабатываемых разрядов
складываемых чисел:
-одноразрядные По способу выполнения операции сложения и возможности
сохранения результатов сложения можно выделить три основных вида
сумматоров:
- комбинационный S: =A+B;
Многоразрядные комбинационные сумматоры с последовательным и параллельным переносом.
Сумматоры с групповой структурой с последовательным и цепным переносом.
СУММАТОРЫ С ГРУППОВОЙ СТРУКТУРОЙ.
Существующие ограничения по нагрузочной способности и коэффициенту объединения не позволяют строить параллельные сумматоры (с параллельным переносом) на большое количество разрядов, поэтому строят SM с групповой структурой:
n= l x m, (n-разряд, l-количество групп, m-разряд каждой группы).
Внутри групп м.б. организован либо последовательный, либо параллельный перенос; между группами – последовательный, цепной (цепочечный) и параллельный.
Если внутри групп последовательный перенос, то это обычно SM с последовательным переносом. Групповой SM внутри имеет параллельный перенос: tSM = tSM 1гр + (l-1)C1гр.
Сумматоры с групповой структурой с параллельным переносом.
Для того, чтобы перенос распределялся параллельно между группами, необходимо, чтобы каждая группа формировала сигналы генерации группы переноса и сигнал прохождения переноса через (Gгр) группу (Pгр).
Независимость от вида переноса внутри группы Pгр есть логическое
произведение условия похождения через каждый разряд.
Структурно такой групповой сумматор с параллельным переносом можно
представить следующим образом:
Многоразрядные комбинационные сумматоры с условным переносом.
Идея построения сумматора следующая:
n-разрядный сумматор делят на две части
n=2 n/2;
Аппаратная младшая часть реализуется одним сумматором с последовательным переносом, а старшая часть – двумя параллельно работающими сумматорами, каждый из них n/2.
Задержка в суммировании сократится вдвое, а затраты на оборудование
увеличится на 1/3.
Принципы организации и классификация арифметико-логических устройств эвм.
Основой АЛУ служит сумматор. Схема, которая дополнена логикой, расширяющей функциональные возможности АЛУ и обеспечивающей его перестройку с одной операции на другую.
V – m-разрядный код, который определяет тип выполняемых
преобразований.
М – режим, который указывает на вид преобразования.
(0 – арифметический, 1- логический);
S – результат преобразований
Е – эквивалентность операндов.