Основные структуры адресных зу. Структуры зу 2d и 3d.
Адресная память делится на:
- RAM – оперативная память;
6 статические;
6 динамические.
В статической памяти ЗЭ является триггерная схема.
В динамической памяти ЗЭ является ёмкость. Т. к. ёмкость разряжается,
производят регенерацию памяти.
- ROM – постоянная память.
Для SRAM и ROM наиболее характерны структуры 2D, 3D, 2DM.
СТРУКТУРА 2D:
В структуре 2D ЗЭ организованы в прямоугольную матрицу.
Размер памяти: M =KXm
Структурно память можно представить следующим образом:
Недостатком является большое количество адресных линий ⇒ сложная схема дешифратора. Поэтому адресные структуры типа 2D применяются лишь в ЗУ с небольшой информационной ёмкостью.
СТРУКТУРА 3D:
Позволяет резко сократить разрядность адресной шины с помощью
двухкоординатной выборки и упростить дешифратор.
В этом случае адрес делится на 2 части:
В такой структуре Dc значительно проще, но зато усложняется схема ЗЭ.
Структура 3D может применяться в ЗУ с многоразрядной организацией, при этом одна такая матрица даёт один разряд, а для организации m-разрядной надо М-матриц, которыми можно управлять одним и тем же Dc.
Основные структуры адресных зу. Структура зу 2dm.
СТРУКТУРА 2DM
Рассмотрим структуру 2DM для ЗУ типа ROM.
В такой структуре адрес тоже делится на две части. Старшая часть адреса
поступает на матрицу ЗЭ, имеющего организацию 2D, а младшая часть
поступает на адресные входы мультиплексора (Мх), который выбирает нужные разряды слов.
Количество строк меньше (2 в степени n-k), но количество элементов строки больше (m*2 в степени k), т. е. одна строка содержит m участков.
Несложно организовать структуру 2DM и для статической памяти:
В этой структуре важную роль выполняет буфер данных, который помимо функции мультиплексирования реализует функцию изменения направления передачи информации.
Статические запоминающие устройства (sram).
Они имеют структуру 2DM. ЗЭ статических ОЗУ служат триггеры с цепями установки и сброса. Как правило, ЗЭ строятся на основе «комок элементов». Базовым элементом ячейки является инвертор.
Функционирование ЗУ во времени регламентируется временными
диаграммами. Так, чтобы исключить возможность обращения к другой ячейке, рекомендуется подавать адрес раньше, чем другие сигналы с опережением на время его декодирования. Адрес должен удерживаться в течение всего цикла обращения к памяти. Затем следует подать сигналы, определяющие направление передачи данных и, если выполняется запись, то записываемые данные и сигнал Chip Select (разрешает работу микросхем), а если выполняется чтение, то сигнал Output Enable (разрешение выхода)
Недостатки: многотранзисторность. Достоинства: более быстродействующие. При проектировании памяти необходимо учитывать токовые и емкостные нагрузки (CI, CO, Clim).