2.3 Вибір буферів шини даних та шини адреси.
У зв'язку з тим, що для формування керуючих сигналів використовується мікросхема системного контролера КР580ВК28, яка містить буфер шини даних, тому необхідність в додатковій буферизації даних даних відпадає.
Для букерування шини адреси можуть бути використані мікросхеми шинних формувачівКР580ВА86 або КР580ВА87, які представляють собою восьмиканальні двонаправлені буфери з можливістю управління напрямом передачі інформації. Мікросхеми КР580ВА86 і КР580ВА87 відрізняються лише тим, що остання має інверсні виходи, умовне графічне позначення мікросхеми КР580ВА86представлено на рисунку 2.4.
Рис. 2.4. Умовне графічне зображення мікросхеми КР580ВА86.
Призначення виводів:
А0 – А7 – Виводи даних для локальної шини мікропроцесора.
В0 – В7 – Виводи даних для системної шини.
T – Вхід управління напрямом передачі.
– Вхід
дозволу передачі.
У зязку з тим, що шина адреси мікропроцесора має 16 розрядів для її буферизації необхідно дві мікросхеми шинних формувачів. В шинному формувачі сторона В більш потужна, тому мікропроцесор підключається до сторони А, а зовнішні пристрої підключаються до сторони В.
2.4. Організація інтерфейсу пам'яті з мікропроцесором.
Треба мати на увазі, що при скиданні на мікропроцесорі в початкове положення встановлюються всі його внутрішні регістри, а на шину адреси буде видана нульова адреса, яка повинна належати ПЗП. Кінцева адреса ПЗП буде залежати від інформаційної ємності ПЗП. Якщо резерв адрес для ПЗП непередбачений то початковою адресою ОЗП може бути наступна після ПЗП адреса, акінцева адреса ОЗП теж буде залежати від інформаційної ємності. В таблиці 1.1 пердставлено розподіл адресного простору мікропроцесорної системи для нашого варіанту.
Таблиця 2.1 Розподіл адресного простору МПС
Тип пам’яті |
Діапазон адрес |
Розряди шини адреси |
|||||||||||||||
А15 |
А14 |
А13 |
А12 |
А11 |
А10 |
А9 |
А8 |
А7 |
А6 |
А5 |
А4 |
А3 |
А2 |
А1 |
А0 |
||
ПЗП |
0000 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
03FF |
0 |
0 |
0 |
0 |
0 |
0 |
1 |
1 |
1 |
1 |
1 |
1 |
1 |
1 |
1 |
1 |
|
ОЗП |
0400 |
0 |
0 |
0 |
0 |
0 |
1 |
0 |
1 |
1 |
1 |
1 |
1 |
1 |
1 |
1 |
1 |
07FF |
0 |
0 |
0 |
0 |
0 |
1 |
1 |
1 |
1 |
1 |
1 |
1 |
1 |
1 |
1 |
1 |
|
1 кбайт = 1024* 8 = 210 *8 [біт]
Як видно з таблиці 1.1 адреси ОЗП і ПЗП відрізняються в розряді А10. Сигнал цього розряду може бути використаний як сигнал вибору мікросхеми ОЗП чи ПЗП. Сигнал цього розряду подається на вхід CS мікросхеми ПЗП безпосередньо, а на аналогічний вхід ОЗП подається через інвертор.
Згідно завдання в модулі ОЗП використовується мікросхема КР541РУ2, а в модулі ПЗП К558РР21, умовні графічні позначення яких представлено на рисунку 2.4 і 2.5
Рисунок 2.5 умовне графічне позначення мікросхеми КР41РУ2
Рисунок 2.6 умовне графічне позначення мікросхеми К558РР21
Щоб визначити скільки мікросхем повинен включити кожен з модулів треба порівняти задану інформаційну ємність модуля з ємністю заданої мікросхеми відповідного типу. Інформаційна ємність визначається за формулою:
М=N x n [ біт ], (1)
де N – кількість комірок в мікросхемі,
n- кількість розрядів в комірці. В свою чергу кількість комірок визначається за формулою
N = 2m (2)
де m - кількість адресних входів мікросхеми.
Задана мікросхема ОЗП КР541РУ2 має інформаційну ємність: M=210х4 [біт]=0,5 [кбайт], задана мікросхема ПЗП К558РР21 має інформаційну ємність M= 210 * 8 [біт]=1 [кбайт].
З порівняння заданих інформаційних ємностей модулів і інформаційних ємностей мікросхем видно, що модуль ОЗП повинен містити дві мікросхеми, а модуль ПЗП повинен містити одну мікросхему.