Источники и типы записей в таблице маршрутизации:

• Первым источником является программное обеспечение стека TCP/IP.

• Вторым источником появления записи в таблице является администратор, непос­редственно формирующий запись с помощью некоторой системной утилиты.

• Третьим источником записей могут быть протоколы маршрутиза­ции, такие как RIP или OSPF.

Фрагментация ip-пакетов

Протокол IP позволяет выполнять фрагментацию пакетов, поступающих на входные порты маршрутизаторов.Следует различать фрагментацию сообщений в узле-отправителе и динамическую фрагментацию сообщений в транзитных узлах сети - маршрутизаторах. Практически во всех стеках протоколов есть протоколы, которые отвечают за фрагментацию сообщений прикладного уровня на такие части, которые укладываются в кадры канального уровня. В стеке TCP/IP эту задачу решает протокол TCP, который разбивает поток байтов, передаваемый ему с прикладного уровня на сообщения нужного размера (например, на 1460 байт для протокола Ethernet). Поэтому протокол IP в узле-отправителе не использует свои возможности по фрагментации пакетов.

А вот при необходимости передать пакет в следующую сеть, для которой размер пакета является слишком большим, IP-фрагментация становится необходимой. В функции уровня IP входит разбиение слишком длинного для конкретного типа составляющей сети сообщения на более короткие пакеты с созданием соответствующих служебных полей, нужных для последующей сборки фрагментов в исходное сообщение.

В большинстве типов локальных и глобальных сетей значения MTU, то есть максимальный размер поля данных, в которое должен инкапсулировать свой пакет протокол IP, значительно отличается. Сети Ethernet имеют значение MTU, равное 1500 байт, сети FDDI - 4096 байт, а сети Х.25 чаще всего работают с MTU в 128 байт.

IP-пакет может быть помечен как не фрагментируемый. Любой пакет, помеченный таким образом, не может быть фрагментирован модулем IP ни при каких условиях. Если же пакет, помеченный как не фрагментируемый, не может достигнуть получателя без фрагментации, то этот пакет просто уничтожается, а узлу-отправителю посылается соответствующее ICMP-сообщение.

Процедуры фрагментации и сборки протокола IP рассчитаны на то, чтобы пакет мог быть разбит на практически любое количество частей, которые впоследствии могли бы быть вновь собраны.

Процедура объединения заключается в помещении данных из каждого фрагмента в позицию, указанную в заголовке пакета в поле «fragment offset».

Каждый модуль IP должен быть способен передать пакет из 68 байт без дальнейшей фрагментации.

2.29. Тенденції розвитку мікропроцесорної техніки. Структура та режими функціонування сучасних мікропроцесорів.

Год	Проц-р	Частот	Разр	Техно	Памят	Нововведения и особенности
1971	Intel 4004		4 бит
1974	Intel 8080	2 MHz	8 бит	6 µ	64 Kb
1978	Intel 8086	8 MHz	16 бит	3 µ	1 Mb	Сегментация памяти. Положил основу семейству x86
1982	Intel 80286	12.5 MHz	16 бит		16Mb	Реализован защищенный режим
1985	Intel 80386	20-40 MHz	32 бит	1.5 µ	4 Gb	Введена страничная организация памяти
1989	Intel 80486	50-100 MHz		1 µ	4 Gb	Появляется FPU. Встроенная кэш-память.
1993	Pentium	100-200 MHz	32 бит		4 Gb	Суперскалярная архитектура. Блок BTB (буфер адресов ветвления). Разделенный кэш (команд и данных).
1997	Pentium MMX	133-233 MHz	32 бит		4 Gb	57 новых команд MMX (Multimedia Extensions). 8 регистров MMX0-MMX7. Конвейер – 6 стадий.
1995	Pentium Pro	FSB=66MHz	32 бит		4 Gb	Первый процессор семейства P6. Появляется кэш L2 в ядре процессора. Серверный процессор.
1997	Pentium 2	FSB=100 MHz	32 бит	0.25 µ	64 Gb	L2 вынесен из ядра процессора. Первый массовый процессор семейства P6.
1998	Celeron	FSB=66MHz	32 бит	0.25 µ	64 Gb	L2 снова внесен в корпус процессора
1999	Pentium 3 Katmai	FSB=100 MHz	32 бит		64 Gb	70 команд SSE (мультимедийные команды с плавающей запятой). Также есть MMX и 3DNow!
2000	Pentium 3 Coppermine	FSB=133 MHz	32 бит	0.18 µ	64Gb
2001	Pentium 3 Tualatin	FSB=133 MHz	32 бит	0.13 µ	64 Gb
2000	Pentium 4 Willamette	FSB=400 MHz(4x100)	32 бит	0.18 µ	64 Gb	Конвейер – 20 стадий. Вместо L1 появляется Trace Cache – кэш трассировки. АЛУ работает с двойной частотой. Добавлены 144 команды SSE2.
2002	Pentium 4 Northwood	FSB=400 MHz(4x100)	32 бит	0.13 µ	64 Gb	Позже появляется FSB=533 MHz. 2003 г. FSB=800 MHz. Самое главное – технология Hyper Threading (два логических процессора в одном физическом ядре).
2002	Pentium 4M	FSB=400 MHz(4x100)	32 бит	0.13 µ	64 Gb	Мобильная версия Pentium 4.
2003	Pentium M Banias	FSB=800 Mhz	32 бит	0.13 µ	64 Gb	Технология Centrino для мобильных устройств. L2 = 1Mb.
2004	Pentium 4 Prescott	FSB=800 MHz	32 бит	0.09 µ	64 Gb	Появляется SSE3. Конвейер – 31 стадия.
2004	Pentium M Dothan	FSB=800 MHz	32 бит	0.09 µ	64 Gb	L2 = 2 Mb.

Основные тенденции на ближайший год: переход на 64-битную платформу, выпуск двухядерного процессора, переход на технологию 0.06 µ, частота FSB=1033MHz.

Режимы работы современных микропроцессоров:

1. Реальный режим (Real Mode) – полностью совместим с 8086. В этом режиме возможна адресация до 1 Мб физической памяти.

2. Защищенный режим (Protected Mode). В этом режиме процессор позволяет адресовать до 4 Гб физической памяти, через которые при использовании механизма страничной адресации (которая доступна только в защищенном режиме) могут отображаться до 64 Тбайт виртуальной памяти каждой задачи. В защищенном режиме процессор может выполнять дополнительные инструкции, недоступные в реальном режиме. Существует аппаратная поддержка многозадачной работы МП. Есть аппаратная защита памяти.

3. Режим виртуального процессора 8086 (Virtual 8086 Mode). В таком режиме на одном процессоре может параллельно исполняться несколько задач с изолированными друг от друга ресурсами. При этом использование физического адресного пространства памяти управляется механизмами сегментации и трансляции страниц.

4. «Неофициальный» режим Big Real Mode (или Unreal Mode). Позволяет адресоваться ко всему 4-Гбайтному пространству памяти. В этом режиме инструкции исполняются так же, как и в реальном режиме, но с помощью дополнительных сегментных регистров FS и GS программы получают непосредственный доступ к данным во всей физической памяти.

5. Режим системного управления (SMM – System Management Mode). Используется в служебных и отладочных целях.

Структура микропроцессора на примере Intel 80486:

- шинный интерфейс (БШ);

- внутренняя кэш-память (кэш);

- блок опережающей выборки команд (БПВ);

- двухступенчатый дешифратор команд (БДШ);

- блок управления (БУ);

- целочисленное устройство (БИ);

- арифметический сопроцессор (БСопр.);

- блок сегментации (БСег.);

- блок страничного управления (БСтр.).