1.5 Регістри: призначення та класифікація. Паралельні та послідовні регістри. Особливості схемотехнічної реалізації та функціонування.

Назначение регистров – прием, хранение и выдача двоично-кодированной информации (двоичных чисел, слови используются в качестве безадресных запоминающих устройств, преобразователей и генераторов кодов, устройств временной задержки цифровой информации, делителей частоты и др.

Классификация:

Различают параллельные регистры, последовательные, последовательно-параллельные и параллельно-последовательные. Регистры бывают парафазные и однофазные (Однофазные - поступает код числа. Парафазные - вместе с кодом числа поступает и его инверсия)

ПАРАЛЛЕЛЬНЫЕ РЕГИСТРЫ применяются для хранения информации, представленной в виде двоичного кода. Такие регистры должны по тактовому разрешающему сигналу (это может быть короткий импульс или фронт импульса) принимать параллельный код входной информации и хранить его до прихода следующего разрешающего сигнала. Для построения параллельных регистров наиболее удобны однотактные или двухтактные D-триггеры. На рис. показан пример параллельного регистра на однотактных D-триггерах, управляемых потенциалом. В момент подачи на синхровходы С1, С2 коротких положительных импульсов двоичный код со входов D1...D4 защелкивается в триггеры и может быть прочитана на выходах Q1...Q4.

D1│ D2│ D3│ D4│

│ ┌─┬───┐ │ ┌─┬───┐ │ ┌─┬───┐ │ ┌─┬───┐

└─┤D│ T1├──┐ └─┤D│ T2├──┐ └─┤D│ T3├──┐ └─┤D│ T4├──┐

│ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │

┌─┤C│ o │ ┌─┤C│ o │ ┌─┤C│ o │ ┌─┤C│ o │

С1│ └─┴───┘ │ │ └─┴───┘ │ С2│ └─┴───┘ │ │ └─┴───┘ │

──┴──────────│────┘ │ ──┴──────────│────┘ │

│Q1 │Q2 │Q3 │Q4

Параллельный регистр на однотактных D-триггерах

ПОСЛЕДОВАТЕЛЬНЫЕ РЕГИСТРЫ (или регистры сдвига) широко применяются в цифровой вычислительной технике для преобразования последовательного кода в параллельный, или параллельного в последовательный.

Последовательные регистры можно реализовать ТОЛЬКО на двухтактных триггерах, управляемых фронтом. На рис. приведена схема сдвигающего регистра на последовательно соединенных D-триггерах.

D1 ┌─┬───┐Q1│ ┌─┬───┐Q2│ ┌─┬───┐Q3│ ┌─┬───┐ Qn

────┤D│ T1├──┴─┤D│ T2├──┴─┤D│ T3├──┴─∙∙∙─┤D│ Tn├────

│ │ │ │ │ │ │ │ │ │ │ │

┌─/C│ o ┌─/C│ o ┌─/C│ o ┌─/C│ o

C │ └─┴───┘ │ └─┴───┘ │ └─┴───┘ │ └─┴───┘

───┴──────────┴──────────┴──────────∙∙∙─┘

Последовательный регистр сдвига на D-триггерах, управляемых фронтом

Вход D1 первого триггера служит для приема в регистр информации в виде последовательного кода.

По восходящему фронту на входе "С" информация со входа D1 запишется в первый триггер, а логический уровень, который был на выходе Q1 до начала восходящего фронта тактового импульса, запишется во второй триггер. И так каждый последующий триггер устанавливается в состояние, в котором до этого находился предыдущий, осуществляя тем самым сдвиг информации на один разряд вправо.

После подачи "n" тактовых импульсов n-битовый последовательный код вдвигается полностью в регистр и может быть считан в параллельном формате с выходов Q1...Qn.