2.2 Блок основной памяти

Д ля построения блока ОП будем использовать стандартные модули ПЗУ и ОЗУ (рис. 2.1).

А – N-разрядный адресный вход;

DIO – объединенный М-разрядный вход/выход данных;

DO – объединенный М-разрядный выход данных;

– вход сигнала «выбор модуля»;

– вход сигнала «включение модуля»;

– вход сигнала «чтение/запись»;

Разработанная нами схема блока ОП изображена на рис. 2.2. Дешифратор DC1 служит для выбора сегмента. Он имеет 8 выходов, т.к. для выбора сегмента используется 3 бита. Таким образом, не все его выходы задействованы. На входы DC1 поступают разряды А₁₇ .. А₁₅ ША. На вход поступает управляющий сигнал МП. Выходы DC1₀.. DC1₄ связаны со входами микросхем памяти соответствующих сегментов. Выход DC₅ поступает на вход дешифратора DC2, который отвечает за выбор ПУ. Выходы DC₆ и DC₇ являются лишними, и при появлении на них активного уровня сигнала нужно сгенерировать сигнал .

На рис. 2.2 показана логическая структура схемы включения банков (СВБ), построенная с использованием табл. 2.1.

Таблица 2.1 – Таблица переключений СВБ

				ПЗУ		ОЗУ			Комментарий
0	0	0	0	1	1	0	0	0	Запись слова в ОЗП
1	0	0	1	0	0	0	0	1	Чтение слова из ПЗУ, ОЗУ
2	0	1	0	1	1	0	1	0	Запись старшего байта в ОЗУ
3	0	1	1	0	1	0	1	1	Чтение старшего байта из ПЗУ, ОЗУ
4	1	0	0	1	1	1	0	0	Запись младшего байта в ОЗУ
5	1	0	1	1	0	1	0	1	Чтение младшего байта из ПЗУ, ОЗУ
6, 7	1	1	X	1	1	1	1	X	Отсутствует доступ

В табл. 2.1 и – сигналы включения старшего (h) и младшего (l) банка ПЗУ или ОЗУ.

2.3 Блок пи/т

Как было отмечено выше для выбора одного из двоих ПУ (1 ПИ/Т и 1 ПАП/П) нужен 1 разряд А₆ ША. Для этого будем использовать дешифратор DC2 (рис. 2.3). Он имеет один адресный вход (разряд А₆) и 2 выхода: 0 – к ПАП/П, 1 – к ПИ/Т. На вход поступает выход 5 DC1.

1 DC2 0

1

OE

к CS ПАП/П

к CS ПИ/Т

От А₆

От DC1₅

Рис 2.3 – Дешифратор для выбора ПУ

Блок ПИ/Т основан на ИМС МС68230 (рис 2.4).

Ниже приведено описание выводов ПИ/Т.

Сигналы и идут от соответствующих выходов процессора, CLK – от GN. Сигнал готовности к обмену поступает на соответствующий вход МП через логический элемент «И», другие входы которого соединяются с выводами модулей других ПУ и с теми выходами DC1, которые предназначены для выбора сегментов ОП (DC1₀..DC₆). Через выводы D₇..D₀ осуществляется обмен данными с МП. Выводы RS5..RS1 соответственно соединяются с линиями A₅.A₁ и служат для адресации регистров ПИ/Т. Выводы Н₄..Н₁, в зависимости от режима обмена, используются в определенных комбинациях для передачи данных или управляющих сигналов. Через выводы РА7..РА0 и РВ7..РВ0 (порты А и В) осуществяется обме данными с внешними устройствами (ВУ) в параллельном формате. Через выводы РС7..РС0 (порт С) осуществляется (в зависимости от режима работы) или обмен данными с ВУ или передача управляющих сигналов, которые обслуживают таймер, сопровождают обмен в режимах захвата шин и прерывания.