2 Разработка логической структуры мпс

В данной работе применяется аппаратное сегментирование памяти. Сегменты выбираются одинаковой длины. В рассматриваемой микропроцессорной системе обращение к памяти осуществляется по словам. каждый сегмент памяти состоит из двух банков, в первом из которых находятся все чётные адреса (старшие байты), а во втором банке – все нечётные адреса (младшие байты).

Объем ПЗУ равен 32 Кбайт, а объем ОЗУ – 128 Кбайт. Выберем размер сегмента равным 32 Кбайт = 32 * 1024 = 2⁵ * 2¹⁰ = 2¹⁵= 32768 байт. Количество адресуемых ячеек памяти измеряется в словах и равно 32768 /2, т.е. 16384 ЯП. Мы имеем 1 сегмент ПЗУ, 4 сегмента ОЗУ и 1 сегмент ПУ. Всего – 6 сегментов.

Представим разряды ША А₂₃ .. А₀ в виде совокупности битов N5 N4 N3 N2 N1 A₀, каждый из которых имеет определенное предназначение. N5 – не используемые разряды ША; N4 – код сегмента; N3 N2 N1 – внутрисегментная адресация; A₀ – 0 при обращении к словам или старшим байтам слов, и 1 при обращении к младшим байтам.

Поскольку размер сегмента равен 32 Кб или 2¹⁵, то для внутрисегментной адресации следует использовать разряды А₁₄ .. А₁. Для выбора сегмента выберем 3 разряда А₁₇, А₁₆, А₁₅, т.к. 2² < 6 < 2³. Разряды А₂₃ .. А₁₈ не используются фиксируются в «0».

ПИТ/Т содержит до 32 внутренних регистров и для их адресации требуется 5 разрядов А₅ .. А₁ (32 = 2⁵). Для выбора отдельного ПУ используем разряд А₆. Если А₆ = 0 – обращение к ПИ/Т, если А₆ = 1 – обращение к ПАП/П.

ПАП/П содержит до 16 регистров и для их адресации требуется взять 4 разряда А₄ .. А₁ (16 = 2⁴). Разряд А₅ при обращении к ПАП/П фиксируется в «0».

По порядку занимаемых адресов сегменты распологаются в следующем порядке: ПЗУ, ОЗУ, ПУ.

2 .1 Блок микропроцессора

32-х разрядный МП МС68000 (рис. 2.1) имеет 16-разрядную ШД и 24-разрядную ША.

Приведем описание выводов МП, показанных на рис. 2.1.

- А₂₃..А₀ – шина адреса;

- D₁₅..D₀ – шина данных;

- – сигнал сброса, активизируется также при включении МПС;

- – сигнал остановки работы МП, устанавливает все выходные сигналы в «0»;

- – ошибка шины, активизируется при обращении к несуществу-ющим адресам (см. подраздел 2.5);

- CLK – вход сигнала синхронизации от генератора тактовых импульсов (16МГц);

- , и – сигналы, отвечающие за прямой доступ к памяти,

который в рамках этой работы не рассматривается. На вход передаётся запрос на захват шины. При отключении от шин данных и адреса, процессор устанавливает на активный уровень. – сигнал подтверждения захвата шины внешним устройством. Поскольку в работе режим прямого доступа к памяти не рассматривается, на эти входы подаётся неактивный уровень.

- Е – тактовый сигнал для ПУ, частота которого в 10 раз меньше часоты сигнала CLK;

- – готовность к обмену c ПУ;