1.2 Програмовані логічні інтегральні схеми
1.2.1 Класифікація програмованих логічних пристроїв
Програмовані логічні пристрої (PLD – Programmable Logic Device) були розроблені в середині 70-х років. Ідея полягала в створенні комбінаційних логічних схем, які були програмовані на рівні апаратних засобів. Інакше кажучи, PLD - універсальна мікросхема, апаратні засоби якої можуть бути реконфігуровані для одержання конкретного пристрою.
Перші PLD називали PAL (Programmable Array Logic), або PLA (Programmable Logic Array), залежно від схеми програмування. Спочатку використовували тільки логічні вентилі (без тригерів), у такий спосіб дозволяючи тільки виконання комбінаційних схем. Потім були розроблені регістрові PLD, що містили один тригер на кожний вивід схеми. Це дозволяло здійснювати прості послідовні функції.
У 1980-х роках додаткова логічна схема була підключена до кожного виходу PLD. Новий осередок (Макроосередок) містив, крім тригера, логічні вентилі й мультиплексори. Крім того, сам осередок був програмований, що дозволяло кілька режимів роботи. Додатково, був введений зворотний зв'язок вихідного сигналу схеми до програмованого масиву, що давало більшу гнучкість PLD. Цю нову структуру PLD називали узагальненим PAL (GAL – generic PAL). Подібна архітектура була відома як PALCE (КМОН PAL електрично перепрограмований) пристрій.
Усі названі ПЛІС (PAL, PLA, регістрові PLD і GAL/PALCE), взяті разом, називаються SPLD (Simple PLD -простий PLD). GAL/PALCE – єдиний пристрій, який ще виготовляється в окремому корпусі.
У подальшому кілька пристроїв GAL були виготовлені на тому ж самому кристалі, з використанням більш складної схеми маршрутизації, передової технології, і кількох додаткових особливостей ( підтримка JTAG та ін.). Цей підхід став відомим як CPLD (Complex PLD -складний PLD). CPLD сьогодні досить популярні через їхню високу щільність, ефективність та низькі ціни.
Нарешті у середині 1980-х років були розроблені FPGA (Field Programmable Gate Arrays). FPGA відрізняються від CPLD архітектурою, технологією, внутрішніми особливостями та вартістю. Вони призначені головним чином для розробки складних цифрових схем.
Таким чином, ПЛІС випускаються декількох видів:
1. Прості ПЛІС (SPLD) - PAL, PLA, регістрові PAL/PLA, GAL;
2. Складні PLD (CPLD);
3. FPGA.
Усі PLD (прості або складні) енергонезалежні. Вони можуть бути одноразово програмовані (OTP- one-time programmable), коли використовуються плавкі перемички, або перепрограмованими, зі СППЗП або флеш-пам'яттю ( у більшості нових пристроїв). З іншого боку, FPGA використовують статичну оперативну пам’ять для зберігання зв'язків. У цьому випадку конфігурація завантажується із зовнішньої постійної пам’яті. Є, однак, енергонезалежні варіанти.
1.3 Spld (Прості pld)
Пристрої PAL
PAL були розроблені в середині 70-х років. Їхня архітектура зображена спрощено (рис.1.1), де невеликі кола позначають програмовані
зв'язки. Схема складена із програмованої множини вентилів «І», за якими включена фіксована множина вентилів «АБО». Будь-яка комбінаційна функція може бути зображена в кон’юнктивній нормальній формі. Якщо a1, ...,an -логічні входи, то будь-який комбінаційний вихід x може бути обчислений як x =m1 + … +mm, де mi - мінтерми функції x. Наприклад, x = (a1 &~a2 ) | ( a2 &a3)
Отже, мінтерми (добутки) можуть бути одержані за допомогою вентилів «І», виходи яких з'єднані з вентилями «АБО». Цей підхід дозволяє здійснити синтез тільки комбінаційних функцій. Щоб подолати це обмеження, були розроблені регістрові PAL. Вони включали тригери на кожному виході (після вентиля «АБО»), дозволяючи виконання простих послідовних функцій.
Приклад популярної мікросхеми - пристрій PAL16L8, що містить 16 входів й 8 виходів. Його регістровим аналогом була мікросхема 16R8 (де R означає регістровий). Рання технологія, використовувана у виготовленні пристроїв PAL. була біполярною з живленням 5В і споживанням струму 200мА. Максимальна частота досягала 100 МГц, програмовані осередки містили плавкі зв'язки або перепрограмовані осередки з ультрафіолетовим стиранням.
Рис.1.1 - Архітектура PAL
Пристрої PLA
Основна архітектура PLA зображена на рис.. 1.2. Єдине фундаментальне розходження між ними - PAL має програмовані зв'язки «І» та фіксовані зв'язки «АБО», а в PLA, обидва види зв'язків програмовані. Основною перевагою була більша гнучкість. Однак, більш високі затримки у внутрішніх вузлах понизили швидкість схеми.
Приклад популярної мікросхеми PLA - PLS161, містить 12 входів і 8 виходів, 48 12-входових вентилів І, за якими включені 8 48-входових вентилів АБО. На виходах були також додаткові програмовані вентилі XOR.
Хоча програмовані логічні матриці є також застарілими, вони знову з'явилися недавно як стандартні блоки в сімействі CPLD CoolRunner.
Рис.1.2 - Архітектури PLA
PLA Пристрої GAL
GAL були розроблені на початку 80-х років і містили кілька важливих удосконалень: по-перше, більш складний вихідний осередок (макроосередок) містить, крім тригера, кілька вентилів і мультиплексорів; по-друге, сам макроосередок був програмований і допускав кілька режимів роботи; по-третє, доданий сигнал 'зворотного зв'язку від виходу макроосередку до програмованих вентилів, по-четверте, використовувалася перепрограмована пам’ять. Для ідентифікації була також додана електронна сигнатура
GAL - єдиний SPLD, який випускається ще в окремому корпусі. GAL також слугує основним стандартним блоком у конструкції більшості CPLD
На рис.1.3 зображено як приклад пристрій GAL16V8 (V -Versatile - означає універсальний). Це 16- вхідна схема з 8 виходами в 20-контактному корпусі. Фактично є 8 входів, 8 двоспрямованих контактів, вхід синхронізації, вибірки й живлення. Програмовані зв'язки позначені маленькими колами. Ця архітектура нагадує архітектуру PAL за винятком макроосередку на кожному виході й сигналу зворотного зв'язку. Сучасні пристрої GAL використують технологію КМОН з живленням 3.3В, перепрограмовані зв'язки й максимальну частоту 250 Мгц.