7.1 Порядок виконання роботи

Перш ніж приступити до завдання по створенню, реалізації, моделюванню й дослідженню схем булевих функцій двох змінних на екрані ПК за допомогою оболонки Activ HDL 6.1 (демоверсія), доцільно виконати дії:

- ознайомиться із вступним описом користувача оболонки Activ HDL 6.1;

- виконати необхідні етапи синтезу схем індивідуального завдання, з огляду на заданий логічний базис (а, б, в або ін.). Якщо базис не задано, то проектант вільний у виборі елементів базису;

- виконати показові приклади моделювання схем створених логічних схем (див. пп.1-6 цієї ЛР) та перевірити отримані результати їх згідно з ТІ в оболонці Activ HDL 6.1.

7.2 Зміст звіту

7.2.1 Короткий теоретичний огляд по основам мові VHDL і оболонки Activ HDL 6.1.

7.2.2 Етап аналізу, синтезу й мінімізації отриманих ДНФ (КНФ) з поясненнями.

7.2.3 Файл(и) моделювання розробленої схеми (на основі логічного базису) за варіантами ЛР із необхідними графічними матеріалами, що повно ілюструють функціонування логічних схем згідно до ТІ.

7.2.4 Виводи за отриманим даними з аналізом функціональних, часових характеристик, типу логіки.

7.3 Контрольні запитання

7.3.1 Дайте визначення відомих логічних функцій, їх назву і зобразіть їх умовні графічні позначення.

7.3.2 Зробіть кратку характеристику мови VHDL і її основних положень.

7.3.3 Кратко опишіть оболонку Activ HDL 6.1: основне призначення, характеристики, особливості.

7.3.4 Охарактеризуйте засоби опису отриманих ТІ для заданих логічних схем.

Література.

1. Бибило П.Н. Основы языка VHDL. Второе издание. - М.: СОЛОН-Р, 2002 - 224с.

2. Бибило П.Н. Синтез логических схем с использованием языка VHDL. - М.: СОЛОН-Р, 2002 - 384с.

3. Бибило П.Н. Системы проектирования интегральных схем на основе языка VHDL. - М.: СОЛОН-Пресс, 2005 – 384 с.

4. Перельройзен Е.З. Проектируем на VHDL - М.: СОЛОН - Пресс, 2004. – 448 с.

5. Поляков А.К. Языки VHDL и VERILOG в проектировании цифровой аппаратуры. - М.: СОЛОН-Пресс, 2003. - 320 с.

6. Сергиенко А.М. VHDL для проектирования вычислительных устройств. - К.: ЧП "Корнейчук", ООО"ТИД"ДС", 2003 - 208 с.

7. Суворова Е.А., Шейнин Ю.Е. Проектирование цифровых систем на VHDL. - СПб.: БХВ-Петербург, 2003. - 576 с.

8. Кондратенко Ю. П., Сидоренко С. А., Підопригора Д. М. VHDL моделі для проектування цифрових пристроїв. 2002, 60 с.

9. http://revolution.allbest.ru/programming/00057095.html

10. http://revolution.allbest.ru/programming/00090403.html