Характеристика режимов работы таймера
Нулевой режим.
В нулевом режиме работы с момента записи числа в счетчик на его выходе OUT устанавливается логический «0». Этот сигнал поддерживается до окончания счета. После окончания счета сигнал на выходе OUT становится равным «1» и сохраняется до следующей загрузки.
Перезагрузка счетчика во время работы младшим байтом нового числа останавливает счет, а старшим байтом – начинает счет заново для нового кода.
Если сигнал GATE становится неактивным (GATE=0) – счет останавливается, если GATE=1 – счет продолжается. Временная диаграмма для данного режима представлена на рис.23.
Рис. 23
Третий режим.
В этом режиме счетчик работает как программируемый делитель частоты на два. В данном режиме если в счетчик загружено четное число, то на выходе будет формироваться сигнал, у которого длительности отрицательного и положительного импульсов равны между собой и определяются по формуле: tИ = TCLK·n/2.
Для нечетно числа отрицательный полупериод меньше положительного периода.
Код = 3 загружать нельзя!
Загрузка счетчика новым числом во время счета не влияет на текущий счет, но последующий после запуска счет будет осуществляться с новым коэффициентом пересчета. Временная диаграмма для данного режима представлена на рис. 24.
Рис. 24
Четвертый режим.
В режиме «4» после загрузки кода в счетчик и наличия разрешающего сигнала на входе GATE по окончанию счета на выходе появляется отрицательный импульс, по длительности равный периоду следования синхроимпульсов CLK. Запись в счетчик во время работы младшего байта нового числа не влияет на текущий счет. Запись старшего байта перезапускает счетчик. Если GATE = 0, то счет запрещен, если GATE=1, то – разрешен. Временная диаграмма для данного режима представлена на рис. 25.
8.
9. Простые микропроцессоры (INTEL 8080) не обладают способностью реагировать на векторное прерывание. Они имеют один вход INT и фиксированный адрес перехода на обслуживающую программу. Появление сигнала на входе INT вызывает передачу управления в фиксированную ячейку памяти с последующим сохранением служебной информации в стеке для возврата к прерванной программе. Предлагаемая схема (см. рис. 20.) позволяет повысить функциональные возможности микропроцессора до уровня, когда он способен различать запросы от внешних устройств и соответствующим образом реагировать на них.
Х |
Код операции |
Х+1 |
А' |
А – адресный вход;
А' – адрес перехода.
Таким образом, при получении хотя бы одного запроса от внешнего устройства, который поступает на вход приоритетного дешифратора DC1, на его выходе формируется сигнал запроса на прерывание для микропроцессора, который вызывает переход микропроцессора к фиксированной прерывающей подпрограмме.
В начале этой подпрограммы в ячейках Х и Х+1 записана двухбайтная команда передачи управления по адресу А'. При попытке выбора микропроцессором адреса А' из ячейки Х+1 происходит следующее: дешифратор DC2, обнаружив, что адрес на шине = Х+1, формирует на выходе сигнал, запрещающий работу основной памяти, и отключает ее от системной шины данных. Одновременно по этому же сигналу разрешается работа дополнительной памяти ПЗУ*, и происходит ее подключение к системной шине данных.
Поскольку дешифратор DC1 выбрал один из запросов от внешнего устройства, с его выхода на вход дополнительной памяти поступит соответствующий этому запросу код, который используется для формирования дополнительным ПЗУ адреса передачи управления.
Таким образом, микропроцессор, не подозревая о подлоге, отрабатывает процедуру перехода к программе, считав начальный адрес по шине данных, и ведет себя, по существу, также, как и при отработке векторных прерываний.