2. Однорозрядні суматори

Одно розрядним суматором називається логічна схема, яка виконує дода­вання значень і-тих розрядів X_і та Y_і двійкових чисел з урахуванням перенесен­ня Z_і з молодшого сусіднього розряду та виробляє на виходах функції результат S_і і перенесення Р_і в старший сусідній розряд. На основі однорозрядних схем додавання на три входи та два виходи реалізуються багато розрядні суматори довільного типу. Алгоритм роботи однорозрядного суматора відображається таблицею істинності (табл. 6.1).

Xі	Yі	Zі	Sі	Рі
0	0	0	0	0
0	0	1	1	0
0	1	0	1	0
0	1	1	0	1
1	0	0	1	0
1	0	1	0	1
1	1	0	0	1
1	1	1	1	1

На основі табл. 1. формується система логічних функцій для резуль­та­ту S_і та перенесення Р_і у ДДНФ:

(1)

(2)

				ХіYі Zі							ХіYі Zі
00	01	11	10				00	01	11	10
0	1	0	1	0			0	0	1	0	0
1	0	1	0	1			0	1	1	1	1
Рис. 6.1. Карти Карно для мінімізації функцій: а - Sі; б - Рі

Мінімізація функцій (6.1) та (6.2) за допомогою карт Карно показана на рис. 1.

Як видно з кари Карно, функція результату S_і не мінімізується, а функція Р_і мінімізується зі зниженням рангу кон’юнкції та використовує тільки прямі значення змінних:

P_i = X_iY_iX_iZ_iY_iZ_i = X_iY_i( X_i Y_i)Z_i (3)

При проектування комбінаційних однорозрядних суматорів враховують такі чинники:

• схема має характеризуватися регулярністю (подібністю) структури мі­німальною вартістю, тобто мати по можливості найменшу кількість логічних входів всіх елементів;

• з метою підвищення швидкодії багаторозрядного суматора потрібен мінімальний час отримання функції перенесення t_П = k t_Р, де k – кількість пос­лі­довно увімкнених елементів від входів до виходів Р_і або ; t_Р – середня зат­римка розповсюдження сигналу одним логічним елементом у вибраній серії ін­тегральних мікросхем; параметр k часто називають каскадністю (поверховістю) схеми. Таким чином, для мінімізації часу отримання перенесення необхідно зменшити каскадність схеми та використати інтегральні мікросхеми з малим часом затримки проходження сигналу;

• для схем однорозрядних суматорів на основі рівнянь (1) і (2) необ­хідно формувати як прямі Р_і так і інверсні значення функції перенесення. Та­ка організація перенесень називається пара фазною.

Для побудови схеми однорозрядного суматора на універсальних логічних елемента НЕ-І рівняння (1) і (2) перетворюються на основі правил подвійної інверсії та де Моргана до наступного вигляду:

(4)

Схема однорозрядного суматора, створена на елементах НЕ-І відповідно до рівнянь (6.4), зображена на рис. 2, а; її вартість, яка вимірюється кількістю входів всіх елементів, становить 27, каскадність k = 3.

Рівняння (1) та (2) можуть бути подані через функцію «Виключне АБО»:

(5)

(6)

Схема однорозрядного суматора на елементах «Виключне АБО» згідно з рівняннями (5) і (6.6) показана на рис. 2, б; її вартість становить вісім входів і каскадність k = 2.

Функції однорозрядного суматора – само подвійні, тобто їх інверсії утво­рюються інвертуванням значень аргументів без зміни місцезнаходження знаків диз’юнкції та кон’юнкції, наприклад, для перенесення з рівняння (2)

(7)

Помножуючи ліві та праві частини співвідношення (7) на макстерм (X_іY_іZ_і), отримуємо:

(8)

Після підстановки лівої частини співвідношення (8) в праву частину ви­разу (1) отримаємо рівняння для функції S_і з використанням власного перене­сення:

(9)

Схема однорозрядного суматора відповідно до рівнянь (9) і (3) пока­зана на рис. 2, в; її вартість дорівнює 17 входів, каскадність k = 2. Важливою влас­тивістю цієї схеми є використання тільки прямих значень вхідних змінних та однофазної ланки формування перенесення Р_і в старший розряд.

Напівсуматором називається логічна схема, яка виконує додавання зна­чень і-х розрядів Х_і і Y_і двійкових чисел Х і Y та реалізує на виході значення результату М_і і перенесення в старший сусідній розряд R:

. (10)

Т аким чином напівсуматор виконує лише частину задачі підсумовування в і-тому розряді, оскільки не враховує перенесення з сусіднього молодшого роз­ряду. Схема напівсуматора, реалізована на основі рівнянь (10), показана на рис. 3. З рівнянь (5) і (6) виходить, що схема однорозрядного суматора мо­же бути реалізована на основі двох напівсуматорів та додаткового логічного елемента АБО, зображена на рис. 3, в.

Навчально-методичні матеріали

1. Бойко В., Гуржій А., Жуйков В., та ін. Схемотехніка електронних си­с­тем. Цифрова схемотехніка. – Київ, «Вища школа», 2004.

2. Бабич М., Жуков І. Комп’ютерна схемотехніка. Київ, «МК-Прес», 2004.

3. Угрюмов Е. Цифровая схемотехника. Сакт-Питербург, 2004.

4. Фрике К. Вводный курс цифровой электроники. Москва, 2004.

5. Бойт К. Цифровая электроника. Москва, 2007.

6. Андронік Буняк. Електроніка та мікросхемотехніка: навчальний посібник для вищих учбових закладів. - Київ - Тернопіль, 2001.

7. Мальцев П.П. й др. Цифровые интегральные микросхемы.: Справочник. -М.: Радио й связь . 1994.

8. Пухальский Г.И., Новосельцева В.Н. Проектирование дискретных уст­ройств на интегральных микросхемах: Справочник. - М.: Радио и связь, 1990.

9. Титце У., Шенк К. Полупроводниковая схемотехника: Справочное ру­ководство. Пер. с нем. - М.: Мир, 1983..

10. Скаржепа В.А., Луценко А.Н. Электроника й микросхемотехника.- К.: Выща школа, 1989.