3.3.2. Последовательные ацп с двоично-взвешенным приближением.
Структурная схема последовательного АЦП с двоично-взвешенным приближением представлена на рис. 3.8.
П
ри
получении команды на выполнение
преобразование (приход импульса запуска)
регистр последовательных приближений
РПП по следующему за ним фронту тактового
импульса от генератора G
устанавливает логическую «1» на входе
старшего (n-1)–го
разряда ЦАП и логические «0» на входах
всех остальных разрядов. Далее компаратор
К сравнивает входное напряжение Uвх
и напряжение с выхода ЦАП Uцап.
Если преобразуемое напряжение Uвх>Uцап,
то компаратор дает команду РПП оставить
в старшем (n-1)
разряде логическую «1», если наоборот
Uвх<Uцап,
то компаратор заставляет РПП сбросить
логическую «1» в старшем разряде. Значение
старшего разряда РПП в зависимости от
результата сравнения фиксируется по
фронту следующего тактового импульса.
Одновременно (по фронту того же тактового
импульса) логическая единица появится
на следующем по старшинству (n-2)-ом
разряде ЦАП. В зависимости от результата
сравнения напряжений Uвх
и Uцап
компаратором по фронту следующего
тактового импульса фиксируется значение
разряда (n-2),
а логическая «1» появляется на входе
(n-3)
разряда ЦАП. Затем вновь повторится
описанный выше алгоритм работы блоков
АЦП и так далее до 0-ого разаряда. После
n
тактов
сравнения (по прошествии n
тактовых импульсов генератора G
от момента начала импульса запуска) на
входе ЦАП получается n-разрядный
двоичный код, который является цифровым
эквивалентом входного аналогового
сигнала.
Б
олее
подробная схема АЦП с двоично-взвешенным
приближением представлена на рис 3.9.
Поясним ее работу.
Входное напряжение Uвх поступает на один из входов компаратора, на другой вход которого подается Uцап. При сравнении этих напряжений компаратор вырабатывает команды, которые подаются на управляющее устройство УУ (состоящее из (n+1)-разрядного сдвигового регистра RG и триггеров Тг со схемами И), выходные сигналы которого управляют работой ЦАП.
При поступлении импульса запуска триггер старшего разряда Тг(n-1) устанавливается в состояние 1, а все остальные — в состояние 0. Одновременно в сдвиговый регистр RG записывается код 100…000 (все нули, «1» в самом старшем разряде). Вслед за импульсом запуска (в первом такте работы АЦП) компаратор сравнивает Uвх с эталонным напряжением Uэ(n-1), подаваемым с ЦАП и соответствующим единице его старшего разряда.
В следующем такте работы (по фронту тактового импульса, следующего за импульсом запуска) логическая «1» появится в разряде c номером n сдвигового регистра RG. Одновременно по этому же тактовому импульсу происходит фиксация триггера старшего разряда в верном состоянии c помощью схемы И(n-1) и установка в единичное состояние следующего по старшинству триггера Тг(n-2). Происходит это следующим образом:
Если Uвх > Uэ(n-1), то на выходе компаратора отсутствует импульс и в старшем разряде ЦАП (в триггере Tг(n-1)) сохранится 1; если же Uвх < Uэ(n-1) то компаратор выдает импульс, который, пройдя через схему И(n-1), устанавливает триггер Тг(n-1) в состояние 0. Одновременно происходит установка в «1» триггера Тг(n-2), что обеспечит подачу эталонного напряжения Uэ(п-2) с ЦАП на компаратор. Аналогично выполняются и все остальные такты работы АЦП. На (n+1) такте логическая единица сдвигается в самый младший (0-ой) разряд регистра RG, прекращая тем самым поступление тактовых импульсов на его синхровход, и фиксируя таким образом состояние триггеров до поступления следующего импульса запуска. По сути дела, 0-ой разряд сдвигового регистра является выводом для сигнала «Конец преобразования». Таким образом, за n тактов осуществляется уравновешивание преобразуемого напряжения Uвх суммой эталонных напряжений, снимаемых с ЦАП:
Следует отметить, что рассмотренный АЦП, легко позволяет получить последовательный цифровой код преобразуемого аналогового значения со скоростью, соответствующей тактовой частоте работы микросхемы. Так, например, в схеме рис. 3.9 проинвертированный последовательный код присутствует на выходе компаратора К.
По сравнению с АЦП единичного приближения рассматриваемый преобразователь осуществляет преобразование за n шагов вместо 2n-1 и, таким образом, позволяет получить существенный выигрыш в быстродействии, который, например, при n=10 достигает двух порядков. Очевидно, статическая погрешность и быстродействие такого преобразователя определяются в основном параметрами ЦАП и компаратора (порогом чувствительности, быстродействием). При преобразовании быстроменяющихся сигналов данные АЦП работают совместно с УВХ.
Данные схемы АЦП широко распространены благодаря возможности построения многоразрядных (до 12 разрядов и выше) преобразователей сравнительно высокого быстродействия (время преобразования порядка нескольких сотен наносекунд). На основе этого метода серийно выпускаются ИМС:
12-разрядного АЦП К572ПВ1 (tпр=170 мкс),
8-разрядного АЦП К572ПВ3 (tпр=7,5 мкс),
система сбора данных на основе 8-разрядного АЦП К572ПВ4 (tпр=32 мкс),
10-разрядного АЦП К1108ПВ1 (tпр=0,9 мкс),
12-разрядного АЦП К1108ПВ2 (tпр=2 мкс),
10-разрядного АЦП К1113ПВ1 (tпр=30 мкс).