- •6.050901 «Радіотехніка»
- •6.170102 «Системи технічного захисту інформації»
- •Изучение основных характеристик логических элементов основных типов
- •1. Методические указания к лабораторной работе
- •1.1. Исследование статических характеристик логических элементов
- •1.2. Исследование динамических характеристик логических элементов
- •2. Содержание отчета
- •3. Приложение
- •3.1. Описание учебно-лабораторного стенда “logic”
- •3.2. Описание микросхем, входящих в состав стенда и используемых для снятия переходной характеристики
- •3.3. Описание микросхем, используемых для снятия динамических характеристик
- •Двухвходового элемента и-не
- •Исследование базовых логических элементов и их комбинаций
- •1. Методические указания к лабораторной работе
- •1.1. Исследование базовых логических элементов
- •2. Содержание отчета
- •Синтез комбинационных схем с одним выходом
- •1. Методические указания к лабораторной работе
- •1.1. Исследование базовых логических элементов
- •2. Содержание отчета
- •3. Приложение.
- •3.1. Варианты заданий для выполнения лабораторной работы
- •Исследование триггеров
- •1. Методические указания к лабораторной работе
- •1.1. Исследование r-s триггеров
- •1.1.1. Исследование асинхронного r-s триггера
- •1.1.2. Исследование синхронного r-s триггера
- •1.1.3. Исследование r-s триггеров r, s и e типов
- •1.2. Исследование d-триггеров
- •1.2.1. Исследование d – триггера со статическим управлением
- •1.2.2. Исследование d – триггера с динамическим управлением
- •1.3. Исследование т-триггера
- •1.4. Исследование универсального j-k триггера
- •2. Содержание отчета
- •3. Приложение
- •Исследование двоичных счетчиков
- •1. Методические указания к лабораторной работе
- •1.1. Счетчики
- •1.2. Синтез синхронных счетчиков
- •1.2.1. Синтез цепей возбуждения
- •Матрица переходов j-k триггера
- •1.2.2. Синтез цепи переноса в следующие разряды
- •1.3. Динамические параметры счетчиков
- •2.Порядок выполнения работы
- •3. Отчет по работе.
- •Исследование регистров
- •1. Методические указания к лабораторной работе
- •1.1. Регистры
- •1.1.1. Регистры сдвига
- •1.1.2. Регистр сдвига на один разряд
- •1.1.3. Регистр сдвига на k разрядов
- •1.1.4. Реверсивные регистры сдвига
- •1.1.5. Параллельный ввод информации в регистрах сдвига
- •1.1.6. Регистры с обратными связями
- •1. 2. Проектирование многофункциональных регистров
- •1.3. Проектирование комбинационной схемы
- •1.4. Динамические параметры регистров
- •2. Порядок выполнения работы
- •3. Отчет по работе.
- •Состязания сигналов в цифровых схемах
- •1. Краткие теоретические сведения
- •2. Состязания в комбинационных схемах
- •2.1. Статические и динамические состязания сигналов
- •2.2. Синтез схем, свободных от статических состязаний
- •Статического состязания сигналов
- •2.3. Функциональные и логические состязания сигналов
- •На выходе схемы может появиться ложный импульс.
- •2.4. Синтез схем, свободных от логических состязании
- •2.5. Анализ комбинационных схем с целью выявления состязаний
- •3. Состязания сигналов в последовательностных схемах
- •4. Условия надежного функционирования асинхронной схемы
- •4.1. Критические состязания
- •4.2. Существенные состязания
- •5. Порядок выполнения работы
- •6. Отчет по работе должен содержать:
- •Изучение стенда, команд микроконтроллеров семейства mcs-51
- •1. Цель работы
- •2. Приборы и оборудование
- •3. Краткие теоретические сведения
- •3.1.Организация памяти и функционирование микроконтроллера
- •3.2. Запись исходного текста программы на языке программирования asm-51
- •3.3. Встроенные имена
- •3.4. Определяемые имена
- •3.5 Числа
- •3.6. Группа команд пересылки данных
- •3.7. Группа логических команд
- •3.8. Группа арифметических команд
- •3.9. Группа команд управления
- •3.10. Директивы ассемблера asm-51
- •4. Пример выполнения работы
- •5. Задание на выполнение работы.
- •6. Отчет по работе.
- •Изучение программирования встроенных таймеров микроконтроллера mcs-51
- •1. Краткие теоретические сведения
- •1.1. Режим 0
- •1.2. Режим 1
- •1.3. Режим 2
- •1.4. Режим 3
- •1.5. Управление таймерами-счётчиками.
- •1.7. Использование таймера в качестве частотомера.
- •2. Пример выполнения работы
- •1. Краткие теоретические сведения
- •1.1. Регистр приоритетов прерываний
- •1.2. Регистр разрешения прерываний
- •1.3. Начальные адреса прерываний
- •2. Задание на выполнение работы.
- •3. Отчет по работе.
- •Изучение способов программирования преобразования в двоично-десяичный код и программирования прерываний таймеров микроконтроллера mcs-51
- •1. Краткие теоретические сведения
- •Структура регистра ie
- •Адреса векторов прерывания
- •Регистр приоритетов прерываний
- •2. Пример выполнения работы
- •3. Задание на выполнение работы.
- •4. Отчет по работе.
- •Изучение способов построения аналого-цифровых преобразователей с использованием микроконтроллера mcs-51
- •1. Краткие теоретические сведения
- •2. Пример выполнения работы
- •3. Задание на выполнение работы.
- •4. Отчет по работе.
3. Состязания сигналов в последовательностных схемах
Принципиальная разница между комбинационными и последовательностными схемами заключается в том, что для последних рассматривают временные последовательности входных и выходных сигналов.
Однако вместо явно заданной переменной времени обычно используют понятие состояния последовательностной схемы, считая, что ее выходной сигнал в любой момент времени t зависит от входного воздействия и состояния схемы также в момент времени t Состояние хранит информацию о прошлых входных воздействиях, подававшихся на последовательностную схему. Эта информация запоминается в последовательностной схеме в виде внутреннего сигнала или совокупности внутренних сигналов. Например, состояние счетчика указывает на количество поступивших считаемых сигналов.
Для того чтобы связать поведение последовательностной схемы с понятием состояния схемы, рассмотрим структурную модель асинхронной последовательностной схемы (рис. 7.8).
Рис. 7. 8. Структурная модель асинхронной последовательностной схемы
Она состоит из комбинационной схемы и обратных связей (ОС), каждая из которых может содержать элемент задержки. Комбинационная схема имеет п - k входов, первые из которых являются входами всей схемы, а вторые — входами ОС.
Переменные y1, y2,...,yk , обозначающие входы ОС, называют внутренними переменными. Состояние входов ОС является внутренним состоянием последовательностной схемы в данный момент времени. Совокупность переменных х1,х2,...,хn, y1, y2,...,yk описывает полное состояние последовательностной схемы в данный момент времени.
Выходами комбинационной схемы являются выходы всей схемы z1, z2 ,..., zm и выходы ОС Y1 Y2, . . ., Yk.
Если
при неизменном состоянии входов X,
сигналы
на входе и выходе элементов задержки
одинаковы, т.е. у
= Y,
то асинхронная последовательностная
схема находится в устойчивом состоянии.
При
изменении состояния входов X
может
измениться один или несколько
выходов Y
комбинационной схемы. Таким образом,
значение выхода элемента задержки
будет отличаться от значения его входов,
т.е. у
Y.
В этом случае схема находится в
неустойчивом состоянии.
Через промежуток, равный времени
задержки, значения у
изменятся
и будут равны значениям Y.
Если
полученное полное состояние устойчиво,
то сигналы на выходах Y
комбинационной
схемы
больше изменяться не будут. Если же
полное состояние неустойчиво,
то выходы Y
будут
изменяться до тех пор. пока не наступит
устойчивое состояние. Отсюда ясно, что
переменные Y
описывают
внутреннее состояние асинхронной схемы
в следующий
момент
времени.
4. Условия надежного функционирования асинхронной схемы
Рассматривая структурную модель асинхронной схемы (см. рис. 7.8), можно определить требования, которые будут гарантировать надежную работу проектируемой схемы.
Поскольку комбинационную часть последовательностной схемы строят из логических элементов, обладающих задержками, то необходимо, чтобы она не содержала условий для статических и динамических состязаний сигналов. Комбинационную схему можно спроектировать свободной от состязаний только в случае, если переходы между входными состояниями ограничены изменением одной входной переменной xi. При этом частота изменений сигналов на входах комбинационной схемы должна быть такова, чтобы схема успела полностью отреагировать на предыдущее входное воздействие. Ограничив смену входного состояния изменением только одной переменной хi также следует ограничить переход схемы из одного состояния в другое изменением одной внутренней переменной уj.
