- •6.050901 «Радіотехніка»
- •6.170102 «Системи технічного захисту інформації»
- •Изучение основных характеристик логических элементов основных типов
- •1. Методические указания к лабораторной работе
- •1.1. Исследование статических характеристик логических элементов
- •1.2. Исследование динамических характеристик логических элементов
- •2. Содержание отчета
- •3. Приложение
- •3.1. Описание учебно-лабораторного стенда “logic”
- •3.2. Описание микросхем, входящих в состав стенда и используемых для снятия переходной характеристики
- •3.3. Описание микросхем, используемых для снятия динамических характеристик
- •Двухвходового элемента и-не
- •Исследование базовых логических элементов и их комбинаций
- •1. Методические указания к лабораторной работе
- •1.1. Исследование базовых логических элементов
- •2. Содержание отчета
- •Синтез комбинационных схем с одним выходом
- •1. Методические указания к лабораторной работе
- •1.1. Исследование базовых логических элементов
- •2. Содержание отчета
- •3. Приложение.
- •3.1. Варианты заданий для выполнения лабораторной работы
- •Исследование триггеров
- •1. Методические указания к лабораторной работе
- •1.1. Исследование r-s триггеров
- •1.1.1. Исследование асинхронного r-s триггера
- •1.1.2. Исследование синхронного r-s триггера
- •1.1.3. Исследование r-s триггеров r, s и e типов
- •1.2. Исследование d-триггеров
- •1.2.1. Исследование d – триггера со статическим управлением
- •1.2.2. Исследование d – триггера с динамическим управлением
- •1.3. Исследование т-триггера
- •1.4. Исследование универсального j-k триггера
- •2. Содержание отчета
- •3. Приложение
- •Исследование двоичных счетчиков
- •1. Методические указания к лабораторной работе
- •1.1. Счетчики
- •1.2. Синтез синхронных счетчиков
- •1.2.1. Синтез цепей возбуждения
- •Матрица переходов j-k триггера
- •1.2.2. Синтез цепи переноса в следующие разряды
- •1.3. Динамические параметры счетчиков
- •2.Порядок выполнения работы
- •3. Отчет по работе.
- •Исследование регистров
- •1. Методические указания к лабораторной работе
- •1.1. Регистры
- •1.1.1. Регистры сдвига
- •1.1.2. Регистр сдвига на один разряд
- •1.1.3. Регистр сдвига на k разрядов
- •1.1.4. Реверсивные регистры сдвига
- •1.1.5. Параллельный ввод информации в регистрах сдвига
- •1.1.6. Регистры с обратными связями
- •1. 2. Проектирование многофункциональных регистров
- •1.3. Проектирование комбинационной схемы
- •1.4. Динамические параметры регистров
- •2. Порядок выполнения работы
- •3. Отчет по работе.
- •Состязания сигналов в цифровых схемах
- •1. Краткие теоретические сведения
- •2. Состязания в комбинационных схемах
- •2.1. Статические и динамические состязания сигналов
- •2.2. Синтез схем, свободных от статических состязаний
- •Статического состязания сигналов
- •2.3. Функциональные и логические состязания сигналов
- •На выходе схемы может появиться ложный импульс.
- •2.4. Синтез схем, свободных от логических состязании
- •2.5. Анализ комбинационных схем с целью выявления состязаний
- •3. Состязания сигналов в последовательностных схемах
- •4. Условия надежного функционирования асинхронной схемы
- •4.1. Критические состязания
- •4.2. Существенные состязания
- •5. Порядок выполнения работы
- •6. Отчет по работе должен содержать:
- •Изучение стенда, команд микроконтроллеров семейства mcs-51
- •1. Цель работы
- •2. Приборы и оборудование
- •3. Краткие теоретические сведения
- •3.1.Организация памяти и функционирование микроконтроллера
- •3.2. Запись исходного текста программы на языке программирования asm-51
- •3.3. Встроенные имена
- •3.4. Определяемые имена
- •3.5 Числа
- •3.6. Группа команд пересылки данных
- •3.7. Группа логических команд
- •3.8. Группа арифметических команд
- •3.9. Группа команд управления
- •3.10. Директивы ассемблера asm-51
- •4. Пример выполнения работы
- •5. Задание на выполнение работы.
- •6. Отчет по работе.
- •Изучение программирования встроенных таймеров микроконтроллера mcs-51
- •1. Краткие теоретические сведения
- •1.1. Режим 0
- •1.2. Режим 1
- •1.3. Режим 2
- •1.4. Режим 3
- •1.5. Управление таймерами-счётчиками.
- •1.7. Использование таймера в качестве частотомера.
- •2. Пример выполнения работы
- •1. Краткие теоретические сведения
- •1.1. Регистр приоритетов прерываний
- •1.2. Регистр разрешения прерываний
- •1.3. Начальные адреса прерываний
- •2. Задание на выполнение работы.
- •3. Отчет по работе.
- •Изучение способов программирования преобразования в двоично-десяичный код и программирования прерываний таймеров микроконтроллера mcs-51
- •1. Краткие теоретические сведения
- •Структура регистра ie
- •Адреса векторов прерывания
- •Регистр приоритетов прерываний
- •2. Пример выполнения работы
- •3. Задание на выполнение работы.
- •4. Отчет по работе.
- •Изучение способов построения аналого-цифровых преобразователей с использованием микроконтроллера mcs-51
- •1. Краткие теоретические сведения
- •2. Пример выполнения работы
- •3. Задание на выполнение работы.
- •4. Отчет по работе.
3. Отчет по работе.
Отчет по работе должен содержать:
1. Основные сведения о регистрах.
2. Таблицу истинности для разработанного распределителя.
3. Карты Карно для функций возбуждения триггеров.
4. Разработанные схемы распределителя.
5. Результаты экспериментальных исследований в виде осциллограмм.
6. Выводы по работе.
Контрольные вопросы:
Какое логическое устройство называют регистром?
Какие типы регистров вы можете назвать?
Какие операции осуществляют на регистрах?
Какие типы триггеров применяются в регистрах?
Какие регистры называются сдвиговыми?
Перечислите основные этапы расчета регистра.
Лабораторная работа № 7
Состязания сигналов в цифровых схемах
Цель работы:
Изучение различных видов состязаний сигналов в комбинационных и последовательностных схемах; овладение методами анализа состязании сигналов в цифровых схемах и методами синтеза схем, свободных от состязании сигналов; получение навыков экспериментального выявления состязаний сигналов в цифровых схемах.
Приборы и оборудование
1. Компьютер с предустановленным программным пакетом ELECTRONICS WORKBENCH MULTISIM 8.
1. Краткие теоретические сведения
Современные методы проектирования и синтеза цифровых схем почти целиком основаны на применении булевой алгебры. Булева алгебра позволяет описать поведение схемы для статических условий. В случае переходных процессов, когда сигналы в схеме изменяются, использование булевой алгебры может привести к построению схем, которые не выполняют требуемые функции. Это может произойти из-за присущих булевой алгебре предположений, что два взаимно дополняющих сигнала X и X никогда не могут иметь одно и то же значение в одно и то же время и что все сигналы в схеме, представляющие некоторую переменную, изменяются одновременно.
Для любой схемы эти предположения являются идеализацией реальных переходных процессов. Наличие задержек в схемах (задержек переключения элементов, задержек распространения сигналов по линиям связи) приводит к нарушению законов булевой алгебры в момент переключения сигналов.
Схема на рис. 7.1(a) представляет собой простой пример тех проблем, которые возникают из-за задержек переключения элементов.
При изменении сигнала Y из 1 в 0 (при Х= Z= 1) на входах элемента D4 возникает короткий период времени, в течение которого оба входных сигнала равны 1 (см. рис. 7.1(б)). На выходе элемента D4 кратковременно появляется импульс, который может привести к ложному переключению триггера D5, если последний обладает малым временем срабатывания. Ошибочное поведение вызвано тем, что на входах элемента D4 почти одновременно изменяются два сигнала.
Рис. 7.1. Пример состязания сигналов
Это явление получило название состязания (гонок) сигналов или просто состязания.
Необходимо отметить, что наличие состязаний в схеме не означает, что соответствующий переход будет действительно приводить к ошибочному переключению выходного сигнала. Появление ложного сигнала будет зависеть от соотношения задержек в цепях схемы.
Рис. 7.2. Состязание сигналов в схеме
Состязания обусловлены наличием в схеме двух или более цепей с разным временем прохождения: сигналов, сходящихся на одном элементе (рис. 7.2).
Сигналы, распространяющиеся по этим цепям, поступают на входы узлового элемента не одновременно. Если разброс изменений сигналов перекрывает время задержки узлового элемента, то его реакция будет одна, если же разброс лежит в зоне, равной времени задержки, то значение выхода будет другим. В первом случае состязание сигналов вызывает ложное срабатывание элемента, что может привести к общей ошибке функционирования схемы. Во втором случае состязание сигналов не приводит к ошибочному срабатыванию элемента, т.е. состязание не проявляется явно, оно будет потенциальным и, возможно, вызовет нежелательное срабатывание элемента при другом сочетании задержек в цепях прохождения сигналов.
Иными словами, ошибочная работа схемы может быть обусловлена технологическим разбросом задержек переключения элементов. Это обстоятельство затрудняет оценку влияния состязаний сигналов на работоспособность схемы при макетировании. В этом случае имеет место фиксированное, а не возможное сочетание задержек в цепях прохождения сигналов.
Под состязанием сигналов в схеме будем понимать неоднозначное протекание переходного процесса, вызываемое как разбросом задержек в цепях прохождения сигналов, так и разбросом моментов изменения сигналов на входах схемы.