- •6.050901 «Радіотехніка»
- •6.170102 «Системи технічного захисту інформації»
- •Изучение основных характеристик логических элементов основных типов
- •1. Методические указания к лабораторной работе
- •1.1. Исследование статических характеристик логических элементов
- •1.2. Исследование динамических характеристик логических элементов
- •2. Содержание отчета
- •3. Приложение
- •3.1. Описание учебно-лабораторного стенда “logic”
- •3.2. Описание микросхем, входящих в состав стенда и используемых для снятия переходной характеристики
- •3.3. Описание микросхем, используемых для снятия динамических характеристик
- •Двухвходового элемента и-не
- •Исследование базовых логических элементов и их комбинаций
- •1. Методические указания к лабораторной работе
- •1.1. Исследование базовых логических элементов
- •2. Содержание отчета
- •Синтез комбинационных схем с одним выходом
- •1. Методические указания к лабораторной работе
- •1.1. Исследование базовых логических элементов
- •2. Содержание отчета
- •3. Приложение.
- •3.1. Варианты заданий для выполнения лабораторной работы
- •Исследование триггеров
- •1. Методические указания к лабораторной работе
- •1.1. Исследование r-s триггеров
- •1.1.1. Исследование асинхронного r-s триггера
- •1.1.2. Исследование синхронного r-s триггера
- •1.1.3. Исследование r-s триггеров r, s и e типов
- •1.2. Исследование d-триггеров
- •1.2.1. Исследование d – триггера со статическим управлением
- •1.2.2. Исследование d – триггера с динамическим управлением
- •1.3. Исследование т-триггера
- •1.4. Исследование универсального j-k триггера
- •2. Содержание отчета
- •3. Приложение
- •Исследование двоичных счетчиков
- •1. Методические указания к лабораторной работе
- •1.1. Счетчики
- •1.2. Синтез синхронных счетчиков
- •1.2.1. Синтез цепей возбуждения
- •Матрица переходов j-k триггера
- •1.2.2. Синтез цепи переноса в следующие разряды
- •1.3. Динамические параметры счетчиков
- •2.Порядок выполнения работы
- •3. Отчет по работе.
- •Исследование регистров
- •1. Методические указания к лабораторной работе
- •1.1. Регистры
- •1.1.1. Регистры сдвига
- •1.1.2. Регистр сдвига на один разряд
- •1.1.3. Регистр сдвига на k разрядов
- •1.1.4. Реверсивные регистры сдвига
- •1.1.5. Параллельный ввод информации в регистрах сдвига
- •1.1.6. Регистры с обратными связями
- •1. 2. Проектирование многофункциональных регистров
- •1.3. Проектирование комбинационной схемы
- •1.4. Динамические параметры регистров
- •2. Порядок выполнения работы
- •3. Отчет по работе.
- •Состязания сигналов в цифровых схемах
- •1. Краткие теоретические сведения
- •2. Состязания в комбинационных схемах
- •2.1. Статические и динамические состязания сигналов
- •2.2. Синтез схем, свободных от статических состязаний
- •Статического состязания сигналов
- •2.3. Функциональные и логические состязания сигналов
- •На выходе схемы может появиться ложный импульс.
- •2.4. Синтез схем, свободных от логических состязании
- •2.5. Анализ комбинационных схем с целью выявления состязаний
- •3. Состязания сигналов в последовательностных схемах
- •4. Условия надежного функционирования асинхронной схемы
- •4.1. Критические состязания
- •4.2. Существенные состязания
- •5. Порядок выполнения работы
- •6. Отчет по работе должен содержать:
- •Изучение стенда, команд микроконтроллеров семейства mcs-51
- •1. Цель работы
- •2. Приборы и оборудование
- •3. Краткие теоретические сведения
- •3.1.Организация памяти и функционирование микроконтроллера
- •3.2. Запись исходного текста программы на языке программирования asm-51
- •3.3. Встроенные имена
- •3.4. Определяемые имена
- •3.5 Числа
- •3.6. Группа команд пересылки данных
- •3.7. Группа логических команд
- •3.8. Группа арифметических команд
- •3.9. Группа команд управления
- •3.10. Директивы ассемблера asm-51
- •4. Пример выполнения работы
- •5. Задание на выполнение работы.
- •6. Отчет по работе.
- •Изучение программирования встроенных таймеров микроконтроллера mcs-51
- •1. Краткие теоретические сведения
- •1.1. Режим 0
- •1.2. Режим 1
- •1.3. Режим 2
- •1.4. Режим 3
- •1.5. Управление таймерами-счётчиками.
- •1.7. Использование таймера в качестве частотомера.
- •2. Пример выполнения работы
- •1. Краткие теоретические сведения
- •1.1. Регистр приоритетов прерываний
- •1.2. Регистр разрешения прерываний
- •1.3. Начальные адреса прерываний
- •2. Задание на выполнение работы.
- •3. Отчет по работе.
- •Изучение способов программирования преобразования в двоично-десяичный код и программирования прерываний таймеров микроконтроллера mcs-51
- •1. Краткие теоретические сведения
- •Структура регистра ie
- •Адреса векторов прерывания
- •Регистр приоритетов прерываний
- •2. Пример выполнения работы
- •3. Задание на выполнение работы.
- •4. Отчет по работе.
- •Изучение способов построения аналого-цифровых преобразователей с использованием микроконтроллера mcs-51
- •1. Краткие теоретические сведения
- •2. Пример выполнения работы
- •3. Задание на выполнение работы.
- •4. Отчет по работе.
f(A)=f(B),
все значений функции f в подкубе (am+1. . . ,аn) одинаковы,
На выходе схемы может появиться ложный импульс.
Условие 2) эквивалентно утверждению, что изменение входов не дает функционального состязания.
2.4. Синтез схем, свободных от логических состязании
Комбинационная схема может быть свободной от статических состязаний (т = 1), но все-таки содержать логические состязания. Пример такой схемы показан на рис. 7.7. Из карты Карно (см. рис. 7.7(a)) видно, что реализация схемы свободна от статических состязаний.
Рассмотрим переход из клетки "с" в клетку "b". На выходе схемы может появиться ложный нулевой импульс, если Y и Z изменятся в 0 прежде, чем и изменятся в 1 (см. рис. 7.7(б)).
а) б)
Рис. 7.7. Иллюстрация логического состязания
Таким образом, схема содержит логическое состязание при переходе из состояния X=Y = Z=W=1 (клетка "с" на карте Карно) в состояние X = W= 1, Y=Z = 0 (клетка "b"). Переход из "а" в "d" также дает логическое состязание (см. рис. 7.7).
Для построения комбинационной схемы, свободной от всех логических состязаний, необходимо, чтобы выражение для функции включало все простые импликанты, т.е. являлось сокращенной ДНФ (КНФ).
Логические состязания в рассматриваемой схеме будут устранены добавлением элемента И, реализующим импликанту XW (см. пунктирное покрытие на рис. 7.7(a)).
Таким образом, функциональные состязания являются свойствами реализуемой функции, а логические состязания зависят от реализации функции.
2.5. Анализ комбинационных схем с целью выявления состязаний
В задачу анализа входит установление условий, при которых в данной схеме возможны состязания сигналов, и выяснение влияния ложных импульсов на функционирование схемы.
Для анализа схем при переходных процессах используют различные методы. Рассмотрим простейший из них — графический метод с использованием карт Карно. Для анализа схемы необходимо получить выражение функции, по которому построена схема. Затем на карте Карно следует отобразить покрытие единичных (нулевых) значений функции, соответствующее найденному выражению.
Например, для комбинационной схемы рис. 7.1(a) карта Карно с нанесенными покрытиями приведена на рис. 7.4.
После занесения на карту Карно функции в виде покрытий можно, рассматривая смежные входные состояния, выяснить, содержит схемная реализация функции статические состязания или нет. Аналогично определяют и логические состязания. Данный анализ совпадает по содержанию с теми примерами, которые рассматривались выше.
Если одинаковые значения функции на смежных наборах не входят в одно покрытие, то рассматриваемый переход содержит условия для состязаний сигналов в схеме.
Отметим, что комбинационная схема, построенная по ДНФ функции, свободна от статического риска в 0, а по КНФ — от статического риска в 1. Эти комбинационные схемы свободны также от динамических состязаний при изменении одного входного сигнала.
В заключение отметим, что комбинационную схему всегда можно избавить от ошибочного поведения при следующих условиях:
ограничить изменения на входах изменениями только одного сигнала в каждый момент времени;
обеспечить построение схемы, свободной от состязаний;
обеспечить достаточное время ожидания между изменениями на входе с тем, чтобы все элементы схемы пришли в устойчивое состояние.
Условия 1) и 3) налагают ограничения на внешнюю среду для того, чтобы получить желаемое поведение схемы. Условие 2) налагает ограничение на структуру схемы.