
- •6.050901 «Радіотехніка»
- •6.170102 «Системи технічного захисту інформації»
- •Изучение основных характеристик логических элементов основных типов
- •1. Методические указания к лабораторной работе
- •1.1. Исследование статических характеристик логических элементов
- •1.2. Исследование динамических характеристик логических элементов
- •2. Содержание отчета
- •3. Приложение
- •3.1. Описание учебно-лабораторного стенда “logic”
- •3.2. Описание микросхем, входящих в состав стенда и используемых для снятия переходной характеристики
- •3.3. Описание микросхем, используемых для снятия динамических характеристик
- •Двухвходового элемента и-не
- •Исследование базовых логических элементов и их комбинаций
- •1. Методические указания к лабораторной работе
- •1.1. Исследование базовых логических элементов
- •2. Содержание отчета
- •Синтез комбинационных схем с одним выходом
- •1. Методические указания к лабораторной работе
- •1.1. Исследование базовых логических элементов
- •2. Содержание отчета
- •3. Приложение.
- •3.1. Варианты заданий для выполнения лабораторной работы
- •Исследование триггеров
- •1. Методические указания к лабораторной работе
- •1.1. Исследование r-s триггеров
- •1.1.1. Исследование асинхронного r-s триггера
- •1.1.2. Исследование синхронного r-s триггера
- •1.1.3. Исследование r-s триггеров r, s и e типов
- •1.2. Исследование d-триггеров
- •1.2.1. Исследование d – триггера со статическим управлением
- •1.2.2. Исследование d – триггера с динамическим управлением
- •1.3. Исследование т-триггера
- •1.4. Исследование универсального j-k триггера
- •2. Содержание отчета
- •3. Приложение
- •Исследование двоичных счетчиков
- •1. Методические указания к лабораторной работе
- •1.1. Счетчики
- •1.2. Синтез синхронных счетчиков
- •1.2.1. Синтез цепей возбуждения
- •Матрица переходов j-k триггера
- •1.2.2. Синтез цепи переноса в следующие разряды
- •1.3. Динамические параметры счетчиков
- •2.Порядок выполнения работы
- •3. Отчет по работе.
- •Исследование регистров
- •1. Методические указания к лабораторной работе
- •1.1. Регистры
- •1.1.1. Регистры сдвига
- •1.1.2. Регистр сдвига на один разряд
- •1.1.3. Регистр сдвига на k разрядов
- •1.1.4. Реверсивные регистры сдвига
- •1.1.5. Параллельный ввод информации в регистрах сдвига
- •1.1.6. Регистры с обратными связями
- •1. 2. Проектирование многофункциональных регистров
- •1.3. Проектирование комбинационной схемы
- •1.4. Динамические параметры регистров
- •2. Порядок выполнения работы
- •3. Отчет по работе.
- •Состязания сигналов в цифровых схемах
- •1. Краткие теоретические сведения
- •2. Состязания в комбинационных схемах
- •2.1. Статические и динамические состязания сигналов
- •2.2. Синтез схем, свободных от статических состязаний
- •Статического состязания сигналов
- •2.3. Функциональные и логические состязания сигналов
- •На выходе схемы может появиться ложный импульс.
- •2.4. Синтез схем, свободных от логических состязании
- •2.5. Анализ комбинационных схем с целью выявления состязаний
- •3. Состязания сигналов в последовательностных схемах
- •4. Условия надежного функционирования асинхронной схемы
- •4.1. Критические состязания
- •4.2. Существенные состязания
- •5. Порядок выполнения работы
- •6. Отчет по работе должен содержать:
- •Изучение стенда, команд микроконтроллеров семейства mcs-51
- •1. Цель работы
- •2. Приборы и оборудование
- •3. Краткие теоретические сведения
- •3.1.Организация памяти и функционирование микроконтроллера
- •3.2. Запись исходного текста программы на языке программирования asm-51
- •3.3. Встроенные имена
- •3.4. Определяемые имена
- •3.5 Числа
- •3.6. Группа команд пересылки данных
- •3.7. Группа логических команд
- •3.8. Группа арифметических команд
- •3.9. Группа команд управления
- •3.10. Директивы ассемблера asm-51
- •4. Пример выполнения работы
- •5. Задание на выполнение работы.
- •6. Отчет по работе.
- •Изучение программирования встроенных таймеров микроконтроллера mcs-51
- •1. Краткие теоретические сведения
- •1.1. Режим 0
- •1.2. Режим 1
- •1.3. Режим 2
- •1.4. Режим 3
- •1.5. Управление таймерами-счётчиками.
- •1.7. Использование таймера в качестве частотомера.
- •2. Пример выполнения работы
- •1. Краткие теоретические сведения
- •1.1. Регистр приоритетов прерываний
- •1.2. Регистр разрешения прерываний
- •1.3. Начальные адреса прерываний
- •2. Задание на выполнение работы.
- •3. Отчет по работе.
- •Изучение способов программирования преобразования в двоично-десяичный код и программирования прерываний таймеров микроконтроллера mcs-51
- •1. Краткие теоретические сведения
- •Структура регистра ie
- •Адреса векторов прерывания
- •Регистр приоритетов прерываний
- •2. Пример выполнения работы
- •3. Задание на выполнение работы.
- •4. Отчет по работе.
- •Изучение способов построения аналого-цифровых преобразователей с использованием микроконтроллера mcs-51
- •1. Краткие теоретические сведения
- •2. Пример выполнения работы
- •3. Задание на выполнение работы.
- •4. Отчет по работе.
1.1.2. Регистр сдвига на один разряд
На рис. 6.1(а) представлен пример четырехразрядного регистра сдвига на один разряд вправо на D-триггерах.
Рис. 6.1. Схема и временные диаграммы четырехразрядного регистра сдвига на один разряд на D- триггерах
Для реализации регистра на один разряд необходимо прямой выход триггера i-го разряда соединить с D - входом триггера i+1-го разряда. Объединенные синхронизирующие входы триггеров образуют шину сдвига.
Сдвиг на один разряд выполняется подачей одного импульса на шину сдвига. В момент поступления импульса значения сигналов на входе D каждого триггера определяют его переход в новое состояние. Это новое состояние каждый триггер принимает по фронту импульсов сигнала синхронизации. На рис. 6.1(б) представлены временные диаграммы, поясняющие работу регистра сдвига. Последовательный входной сигнал DS0 – это новый бит, который «вдвигается» с одного конца на данном такте. Этот бит появляется на последовательном выходе Q3 спустя 4 такта и теряется на следующем такте. Таким образом n- разрядный регистр сдвига с последовательным вводом и последовательным выводом информации можно использовать для задержки сигнала на n тактов.
Если у регистра сдвига с последовательным вводом выведены наружу выходы всех триггеров и они доступны для других схем (как на рис. 6.1), то таким регистром можно воспользоваться для преобразования последовательного кода в параллельный.
1.1.3. Регистр сдвига на k разрядов
Если регистр выполняет микро операцию сдвига на один разряд, то для сдвига кода на k разрядов необходимо подать k импульсов сдвига. Для уменьшения времени, требуемого для k разрядного сдвига, в регистре можно организовать цепи сдвига информации одновременно на k разрядов.
На рис. 6.2 представлена упрощенная схема регистра сдвига на два разряда.
Рис. 6.2. Упрощенная схема регистра сдвига на два разряда вправо
1.1.4. Реверсивные регистры сдвига
В цифровых устройствах часто используют регистры, на которых выполняется как микро операция сдвига кода влево, так и микро операция сдвига кода вправо. Регистры, выполняющие как левый, так и правый сдвиги, называют реверсивными регистрами сдвига. Схема такого регистра представлена на рис. 6.3.
Рис. 6.3. Упрощенная схема реверсивного регистра сдвига
Этот регистр помимо шины сдвига С имеет управляющий вход V. Его назначение состоит в том, чтобы из двух микро операций сдвига, выполняемых регистром, выбрать одну, требуемую в данный момент времени. Таким образом, сигнал, поступающий на вход V, настраивает определенную цепь сдвига от одних триггеров к другим и запрещает работу остальных цепей. При V=0, информация сдвигается от Q0 к Q3, а при V=1 – от Q3 к Q0. Очевидно, на одном и том же регистре можно организовать выполнение нескольких различных сдвигов как влево, так и вправо. При этом увеличивается число управляющих входов.
1.1.5. Параллельный ввод информации в регистрах сдвига
В рассмотренных регистрах предполагается последовательный ввод информации. Однако важна и возможность параллельного ввода информации. Пример схемы регистра с последовательным и параллельным вводом и выводом информации приведен на рис. 6.5. Данный регистр построен на D – триггерах.
Рис. 6.5. Регистр сдвига с последовательным и параллельным вводом/выводом информации
Обозначения входов регистра соответствуют тем, которые приняты в условных графических обозначениях:
C(clock) – вход синхронизации,
L(load enable) – разрешение параллельной загрузки; высокий уровень на этом входе разрешает параллельную загрузку регистра по входам D0…D3,
SLI (shift-left serial input) – левый последовательный вход данных,
D0…D4 – параллельные входы данных.
Параллельная загрузка данных в этот регистр осуществляется динамически по фронту импульса на входе С. Состояние входа L определяет одну из микро операций: параллельную загрузку (L=1) или сдвиг (L=0). Регистр устанавливается в любое состояние при L=1 подачей кода на параллельные входы D0…D4 и фронта синхроимпульса на вход С. Эти возможности расширяют области применения регистра. Например, регистр может быть использован для преобразования параллельного кода в последовательный и наоборот.