11.4.3 Організація підсистеми пам’яті мпс

Вхідний контроль:

1. Скільки мікросхем RAM з організацією 16х4 треба задіяти і як їх поєднати, якщо треба побудувати підсистему пам’яті з організацією 16х8?

2. Скільки мікросхем ROM з організацією 16х8 треба задіяти і як їх поєднати, якщо треба побудувати підсистему пам’яті з організацією 64х8?

3. За допомогою якого пристрою формуються сигнали вибирання мікросхем пам’яті ?

4. Які вхідні сигнали треба подати на мікросхеми пам’яті RAM?

5. Які вхідні сигнали треба подати на мікросхеми пам’яті ROM?

6. Які вихідні сигнали знімаються з мікросхем пам’яті і скільки їх може бути?

Шина даних D31…D0 МП МС68ЕС020 є тристабільна, двоспрямована, немультиплексована паралельна шина, яка слугує для обміну даними поміж мікропроцесором, пам’яттю та пристроями введення-виведення. За один цикл шини можуть пересилатися 8-, 16-, 24- або 32-розрядні дані.

Пам’ять заданого типу – постійна або оперативна – великого розміру, яка сягає сотні кбайтів або десятків Мбайтів, може бути побудована банками, кожний з яких складається з чотирьох однакових ВІС. Кожна ВІС призначена для зберігання байтів з однаковими індексами: всіх нульових (В0), перших (В1), других (В2) та третіх (В3). Така конфігурація пам’яті дозволяє легко адресувати будь-яку комірку пам’яті у будь-якому з чотирьох шарів банка. Кількість банків залежить від заданого обсягу пам’яті і ємності ВІС, які утворюють ці банки. Припустимо, що треба забезпечити чотиришарову організацію пам’яті М х 8 кбайт, а в наявності є ВІС оперативної пам’яті з організацією n х 8. Враховуючи,. що один банк складається з чотирьох ВІС, ємність одного банка дорівнює 4 х n х 8 кбайт, а кількість банків, з яких буде побудовано пам’ять, можна обчислити за формулою

,

де М – заданий обсяг пам’яті, а n – обсяг пам’яті однієї ВІС. Припустимо, що заданий обсяг пам’яті дорівнює 750 кбайт, а ємність однієї ВІС – 64 кбайт. Ємність одного банка становить 4 х 64 = 256 кбайт, а кількість банків дорівнюватиме трьом.

Зрозуміло, що адресування будь-якої комірки пам’яті такої конфігурації повинна мати ієрархічну структуру. У адресному просторі пам’яті заданого типу спочатку адресується банк пам’яті, потім шар у вибраному банку, а у шарі вже адресується комірка пам’яті.

Адресування банків оперативної чи постійної пам’яті можна зреалізовувати за допомогою звичайного декодера адреси, дозвіл на роботу якого дають сигнали RAMS# або RОMS#, сформовані PAL2. На рис. 11.27 наведено формування сигналів дозволу на роботу банків RAM.

Рисунок 11.27 – Дешифратор адреси банків RAM

ВІС оперативної пам’яті повинні мати два керувальних входи – , та вхід , на який подаються сигнали читання-запису RWAS#. В одному банку всі входи може бути поєднано через те що банк вибирається у цілому. Вибір шару здійснюється сигналами RAMU# (B3), RAMMU# (B2), RAMLU# (B1), RAML# (B0), які можуть формуватися ПЛМ PAL 16L8D фірми Motorola (PAL1). Формування вихідних сигналів здійснюється відповідно до аналітичних виразів:

На рис. 11.28 подано схему декодера адреси шарів пам’яті у банку.

Рисунок 11.28 – Декодер адреси шарів пам’яті у банку

Сигнал RDY є сигнал дозволу роботи RAM або RОM; він може бути сформований на логічних елементах як логічна сума сигналів ROMS# та RAMS#:

.

Оскільки розряди адреси А1...А0 використовуються для формування сигналів адреси шарів, на адресні входи ВІС оперативної пам’яті на 64 К подаються адресні розряди А17...А2, тому на вхід дешифратора банків можна подавати розряди А18, А19 і в разі необхідності, – А20 (адресування 8-ми банків).

На рис. 11.29 подано схему підсистеми пам’яті, яка вміщує оперативну пам’ять. Підсистема пам’яті на RОM будується аналогічно, але сигнал не подається (рис. 11.30).

Контрольні запитання:

1. З якою організацією доцільно використовувати мікросхеми RAM при побудові банка пам’яті обсягом 64 К, яка є чотиришарова?

2. Скільки мікросхем ROM з організацією 64 К треба задіяти для побудови пам’яті з організацією 612 К і скільки банків, які вміщують чотири шари, треба зорганізувати?

3. Який пристрій чи програма забезпечують організацію окремих банків пам’яті для режимів супервізора та користувача МП МС680Х0 фірми Motorola?

4. За допомогою якого пристрою розподіляється підпростір адрес, призначених для адресування банків підсистеми пам’яті?

5. За допомогою якого пристрою формуються сигнали дозволу роботи мікросхем різних шарів?

6. Як називаються сигнали, які дозволяють роботу шарів банків пам’яті? Як розшифровуються назви цих сигналів?

7. З якою метою з шини адреси МП М680Х0 на адресування мікросхем пам’яті надходять адресні розряди, розпочинаючи з А2?

8. Чому на входи Х0 та Х1 DC_A (див. рис. 11.27) подаються розряди адреси саме А18, А19, а не інші?

Контрольні запитання підвищеної складності:

1. Чи потребують виходи адресних розрядів А31...А0 шинних формувачів і чому?

2. Чи можуть бути доступними для МП усі 32 розряди даних з чотиришарового банку пам’яті за один цикл шини?