- •1 Введение
- •2 Основная часть
- •Раздел 1 архитектура и принципы построения эвм
- •Тема 1.1 Основные характеристики эвм
- •Тема 1.2 Общие принципы построения микро эвм
- •1) Протоколы обмена информации
- •2) Протоколы арбитража
- •3) Параллельная и последовательная передачи
- •4) Временная синхронизация процессов в микро эвм.
- •5) Режимы работы микро эвм
- •6) Формирование системной шины микро эвм.
- •Тема 1.3 Классификация средств вт
- •4 Микро эвм (пэвм).
- •Раздел 2. Функциональная и структурная организация эвм
- •Тема 2.1 Внутренняя структура эвм
- •1) Структурная схема эвм. Назначение базовых узлов и их функции.
- •Тема 2.2 Арифметическое логическое устройство (алу)
- •1) Формы представления информации в эвм
- •2) Представление алфавитно-цифровой информации и десятичных чисел
- •1 Классификация алу
- •2 Структура алу
- •Тема 2.3 Центральный процессор (цп)
- •2) Организация работы цп и оп
- •3) Система команд.
- •4) Программы и микропрограммное управления.
- •Тема 2.4 Устройство управления (уу)
- •2) Структурная схема уу
- •3) Способы адресации.
- •1. Прямая адресация.
- •4. Укороченная адресация.
- •4) Принцип организации системы прерываний
- •2. Характеристики системы прерываний
- •6) Маска прерываний
- •5) Прямой доступ к памяти
- •6) Интерфейс системной шины
- •Тема 2.5 Системная память
- •1) Иерархическая организация памяти в эвм.
- •2) Оперативная память
- •5) Основная память
- •6) Виртуальная память
- •1 Основные понятия
- •2 Виртуальная память при страничной организации.
- •3 Виртуальная память при сегментно-страничной организации.
- •7) Постоянная память для хранения bios
- •8) Защита памяти
- •Раздел 3 современные микро эвм
- •Тема 3.1 Технология сверхбыстрых ис и их влияние на архитектуру эвм
- •1) Архитектура эвм Фон-Неймана.
- •2 Раздельное кэширование кода и данных.
- •3 Введение блока предсказания перехода
- •2) Мп и микро эвм
- •3) Структура микро эвм
- •4) Особенности реализации оп в современных микро эвм
- •5) Периферийная организация эвм.
- •6) Мультипроцессорные системы
- •7) Системные ресурсы компьютера
- •Тема 3.2 Многопроцессорные и многомашинные вычислительные системы.
- •1) Общие сведения
- •2) Классификация вс
- •Тема 3.3 Архитектура памяти
- •1) Проблемы короткого машинного слова и архитектурные методы решения этих проблем.
- •2) Архитектура памяти (См. Раздел 2)
- •3) Форматы команд (См. Раздел 3)
- •Тема 3.4 Организация ввода/вывода и системы прерываний
- •1) Пространство ввода/вывода
- •2) Программное управление вводом/выводом
- •3) Ввод/вывод по прерываниям
- •4) Организация пдп
- •Раздел 4. Базовая архитектура 32 разрядных мп на примере i486
- •Тема 4.1 Регистровая структура мп
- •1) Пользовательские регистры мп (16 штук)
- •2) Сегментные регистры
- •3) Указатель команды eip/ip
- •4) Регистр флагов
- •Системные регистры мп i486 (15 штук)
- •1 Регистры pm
- •2 Регистры управления cr0 - cr3
- •3 Регистры отладки dr0 – dr7 – (Debug Registers)
- •4 Регистры проверки tr3-tr5, tr6, tr7.
- •Тема 4.2 Кодирование режимов адресации
- •1) 16 Битная адресация
- •2) 32 Битная адресация – применяется в защищённом режиме
- •Тема 4.3 Управление памятью
- •1 Сегментная организация памяти.
- •1) Общие понятия о сегментации.
- •2) Формат дескриптора сегмента
- •3) Права доступа сегмента ar
- •4) Дескрипторные таблицы
- •5) Селекторы сегментов
- •6) Образование линейного адреса
- •7) Локальная дескрипторная таблица (ldt)
- •8) Особенности сегментации
- •2) Страничная организация памяти
- •1 Структура страниц (лист 7)
- •2 Страничное преобразование адреса.
- •3 Формат элемента таблицы страниц pte
- •Тема 4.4 Защита по привилегиям
- •1) Уровни привилегий
- •2) Определение уровней привилегий
- •3) Привилегированные команды
- •4) Защита доступа к данным
6) Маска прерываний
Маска – это двоичный код, который загружается в регистр маски контроллера прерываний. Разряды регистра маски поставлены в соответствие запросам прерываний. Состояние единица в разряде регистра маски запрещает прерывание текущей программы, а 0 – разрешает. Регистр маски функционирует только для прерываний от внешних источников (ПФУ).
5) Прямой доступ к памяти
В системах ввода/вывода используются 2 способа обмена данными между ОП и ПФУ – PIO & DMA.
а) PIO – программно управляемый обмен идёт при непосредственном участии и под управлением ЦП, который выполняет при этом специальную подпрограмму ввода/вывода.
Данные между ОП и ПФУ пересылаются через ЦП (его регистры), а операция ввода/вывода инициируется текущей командой ввода/вывода IN или OUT или запросом на прерывание INT. ЦП на время этой операции отвлекается от выполнения основной программы, поэтому быстродействие снижается. Для каждой единицы передаваемых данных (байт, слово или DWORD) ЦП затрачивает 4 – 5 тактов CLK. Тоже ведёт к снижению быстродействия. Поэтому высокоскоростные устройства используют режим ПДП
Рисунок 12 – PIO
б) DMA – это аппаратный способ обмена данными между ПФУ и ОП без участия ЦП. При появлении запроса на ПДП от КПДП к ЦП Hold ЦП начинает инициализировать регистры контроллера ПДП. В регистр адреса загружает адрес ячейки ОП, с которой начнется обмен, а в регистр счётчик байт – количество байт для передачи. И по сигналу HLDA, выданному на КПДП отключается от шин и параллельно во времени с передачей данных в режиме ПДП может выполнять свои задачи. С передачей последнего байта КПДП устанавливает сигнал TC, по которому завершается режим ПДП.
Рисунок 13- ПДП
6) Интерфейс системной шины
См. ПФУ.
Тема 2.5 Системная память
1) Иерархическая организация памяти в эвм.
а) Общие сведения.
Память ЭВМ – это совокупность ЗУ, которые служат для записи, хранения и выдачи информации. Структура ЗУ – это совокупность ячеек памяти, состоящая из запоминающих элементов ЗЭ, каждый из которых хранит 1 бит информации. Обращение для записи или считывания в пределах 1 ячейки происходит одновременно ко всем ЗЭ этой ячейки. Разрядность ячейки, равная разрядности РОНов МП, называется словом памяти. В структуре ЗУ есть адресные и информационные шины. По адресной шине выбирается ячейка с нужным адресом. А по информационной шине передаются данные в выбранную ячейку.
б) Классификация ЗУ.
г) Иерархия ЗУ
В ЭВМ применяется иерархическая структура памяти, которая объединяет ЗУ различных типов, отличающихся по быстродействию и ёмкости.
Рисунок 14 – Иерархия ЗУ
В структурном отношении память делится на внутреннюю и внешнюю. Принадлежность ЗУ к той или иной памяти определятся способом обращения программ пользователя к этим ЗУ.
1. Внутренняя память – это совокупность ЗУ, к которым программы пользователя обращаются непосредственно: ОП служит для хранения операндов, программ, промежуточных и конечных результатов обработки информации, непосредственно используемых в процессе выполнения операций. ОЗУ выполняется на полупроводниковых элементах, ферритовых сердечников. Ёмкость ОЗУ от десятков Кб до десятков терабайт. СОЗУ.
Это согласующее звено между быстродействующем ЦП и более медленной ОП. Его быстродействие равно быстродействию ЦП, но маленькой ёмкости. СОЗУ служит для хранения данных, которые часто используются процессором. В современных ПК – это КЭШ. Ёмкость от 8 Кб до 1 Мб.
ПЗУ служит для хранения и выдачи постоянной информации: тестовые программы, таблицы, константы, стандартные подпрограммы для вычисления тригонометрических функций и так далее. Информация в ПЗУ заносится заводом-изготовителем. ПЗУ выполняется на диодах.
2. Внешняя память – это совокупность ЗУ, к которым программы пользователя обращаются через процедуры ввода/вывода.
- ВЗУ используются для энергонезависимого хранения больших массивов информации длительное время. Хотя являются быстродействующими ПФУ, но имеют сравнительно низкое быстродействие по сравнению с ОП.
- БЗУ – буферные ЗУ – служат для повышения эффективности обмена информации между ОП и ВЗУ, работающими с разной скоростью.
3. ЗУБП – ЗУ большой памяти – это третий уровень в иерархии ЗУ и введён в структуру ЭВМ 3 и 4 поколений с МП 386. Это виртуальная память. С точки зрения пользователя ОП и ЗУБП единая память, адресуемая ЦП. Но ЗУБП непосредственно не связано с ЦП. ЗУБП управляется операционной системой и организуется на ЖД. ЦП работает только с физическими адресами ОП, то есть в пределах поставленной на плате оперативной памяти.
