-
Реализация устройства на базе плис
Используя программный пакет ALTERA Max+plus, реализуем аппаратно данное устройство, используя все параметры кода, блок-схему согласно (рис.1) и построенную модель в среде MatLab.
Сперва, рассмотрим кодирующее устройство, приведенное на рисунке 2:
Рисунок 2 – Кодирующее устройство.
Кодирующее устройство состоит из двух блоков. Первый блок (poslregistr) представляет собой входной регистр в который записывается кадр кодируемой последовательности. В данном случае три символа. После чего кадр кодируемой последовательности подается на второй блок (kyrsachkoder2), в котором формируется четвертый проверочный символ (рисунок 3). Способ формирования проверочного символа описывается в третьем пункте работы при моделировании устройства.
Рисунок 3 – блок формирования проверочного символа.
Далее три информационных символа, без изменений, вместе с одним проверочным в виде сигнала поступают в канал связи, где в сообщение добавляется ошибка N(t).
Рисунок
4 – пример работы кодирующего устройства.
Далее сигнал поступает на декодирующее устройство.
Декодирующее устройство представлено на рисунке 5.
Рисунок 5 – декодирующее устройство
Сигнал поступает на последовательный регистр, где формируется первый кадр декодируемого сообщения состоящий из трех информационных и одного проверочного символа. По первым трем информационным символам кадра, по тем же правилам, что и при кодировании, определяется значение контрольного бита, который далее сравнивается с четвертым (проверочным) символом принятого кода. Эта операция осуществляется в блоке declogika.
Рисунок 6 – блок формирования синдрома (declogika).
После сравнения с проверочным символом в первую ячейку синдромного регистра (poslregistr3) записывается 0 если ошибки нет и 1, если ошибка есть.
Далее первый кадр принятой последовательности переноситься в регулирующий буфер, на схеме представленный тремя параллельными регистрами 4registr. Во входной регистр записывается очередной кадр принимаемой последовательности.
После аналогичных проверок для второго и третьего кадров принятой последовательности в регистре синдрома сформируется трехбитовый синдром, а на выходе регулирующего буфера оказывается первый кадр принятой последовательности.
В это же время на выходе адресной логики (vector) появляется дешифрированный по синдрому s вектор ошибки e. Каждый синдром соответствует своей ошибке.
Блок формирования вектора e:
SUBDESIGN vector
(
S0,S1,S2: INPUT;
A1[1..3]: OUTPUT;
)
BEGIN
IF S0==1 AND S1==1 AND S2==1
THEN
A1[]=(1,0,0);
END IF;
IF S0==0 AND S1==1 AND S2==0
THEN
A1[]=(1,0,1);
END IF;
IF S0==1 AND S1==1 AND S2==0
THEN
A1[]=(0,1,0);
END IF;
IF S0==0 AND S1==1 AND S2==1
THEN
A1[]=(1,1,0);
END IF;
IF S0==1 AND S1==0 AND S2==0
THEN
A1[]=(0,0,1);
END IF;
IF S0==1 AND S1==0 AND S2==1
THEN
A1[]=(0,0,0);
END IF;
END;
Далее на сумматорах (xor) производится исправление ошибки. Исправление осуществляется только при наличии единицы на входах схемы and2, при наличии единицы в первом кадре принятой последовательности.
Рисунок 7 – пример работы декодирующего устройства при наличии ошибки в первом бите.
В заключении можно сказать, что устройство обнаруживает и исправляет сигнал только при наличии одной ошибки в принятом сообщении. При наличии двух и более ошибок в принятой последовательности работа декодирующего устройства нарушается, что связано с правилом формирования синдрома. Это вызывает появление большего количества ошибок.
Вывод
В данной курсовой работе был проведен анализ декодирования сверточных кодов по синдрому на основе кода Вайнера-Эша (12,9).
На основе теории данного метода была представлена математическая модель устройства, согласно предложенным параметрам кода, где четко следует идея данного метода.
По ходу работы была построена модель устройства при помощи программного пакета Matlab и ALTERA Max+plus, где были представлены передаваемые кодовые сообщения, с ошибками в определенных позициях и их варианты исправления. Данное устройство выполняет свои функции представленные в математической модели. Ошибка в проверочном бите искажает дальнейшее декодирование.
В ходе программной реализации, ПЛИС - EPM7128AELC84-5, используемая для данного устройства, была задействована на 49%, что входит в рамки стандарта.