22. 12. Битовая адресация. Обращение

23. к отдельным битам порта или РОН

24. с помощью команд SBI и CBI.

25. 48. Интерфейсы последовательной связи spi.

26. Интерфейс spi.

27. Основные характеристики:

28. 1) дуплексный 3-х проводной синхронный

29. 2) режим работы – ведущий или ведомый

30. 3) обмен данными – старшим или младшим разрядом вперед

31. 4) 4 скорости обмена данными

32. 5) установка флага по окончании обмена

33. 6) активация из режима холостого хода только для ведомого МК.

34. Схемотехника spi:

35. 

36. MOSI - Master Output Slave Input, MISO - Master Input Slave Output

37. СК – тактовая частота, скорости обмена могут быть СК/4, СК/16, СК/64, СК/128.

38. Временные диаграммы работы SPI:

39. Использование spi в приложениях

40. 

41. Может работать одновременно со всеми.

47. 49. Интерфейсы последовательной связи i2c. Программная и аппаратная реализация в микроконтроллерах avr.

48. Интерфейс I2C (I²C, TWSI)

49. МК AVR m163.

50. Характеристики:

51. 1) двухпроводной

52. 2) работа с адресуемыми устройствами (до 128)

53. 3) 8-ми битовый обмен в любом направлении

54. 4) имеет средства контроля передачи адреса и данных в виде подтверждения сигнала

55. Схемотехника i2c

56. 

57. Протокол обмена по I2C:

58. - от ведущего выводится стартовая посылка ST (начало обмена)

59. - от ведущего выводится стартовый байт (7 бит.)

60. - от ведущего выводится бит направления обмена (1 бит) (запись от ведущего к ведомому и чтение от ведомого к ведущему)

61. - от ведомого поступает бит подтверждения

62. - от ведущего поступает байт (байты) данных

63. - от ведомого поступает бит подтверждения после каждого байта

64. - ведущий формирует стоповую посылку (завершение обмена)

65. Временные диаграммы работы I2C:

66. 

69. АСК – сигнал подтверждения

70. 

71. * - варианты возможного продолжения работы:

72. 1) Передача данных в том же направлении

73. 2) Выбор другого ведомого или изменение направления передачи данных, либо делается и то и другое. Для этого формируется ST (стартовая посылка) еще раз.

74. 3) Окончание обмена (SP стоповая посылка), освобождающая шину.

75. Технические средства I2C в составе МК (на примере AVR):

76. TWDR – регистр данных, TWAR – регистр адреса, TWBR – регистр скорости, TWCR – регистр управления, TWSR – регистр статуса

77. Средняя скорость (бит/с) . Для AVR m163 = 8МГц, = (200-600) нс.

78. Состояния TWSR:

79. - ведущий с передачей данных

80. - ведущий с приемом данных

81. - ведомый с приемом данных

82. - ведомый с передачей данных + условие перехода к следующим словам данных в виде битов TWSR.

83. 50. Системы на кристалле.

84. Достоинства систем на кристалле (SoC).

85. 1. Повышение производительности.

86. 2. Снижение энергопотребления.

87. 3. Уменьшение габаритов и цены.

89. Классификация SoC:

90. 1. SoC.

91. 2. CSoC (конфигурируемые системы на кристалле)

92. 2.1. Стандартные.

93. 2.2. Специализированные.

94. 3. PSoC (программируемые системы на кристалле)

95. 3.1. С однородной структурой (Soft – ядра (IP – ядра))

96. 3.2. С блочной структурой (Hard – ядра)

97. 4. SoPC (система на кристалле программируемая)

99. Структурная схема Triscend es:

100. 

101. MCU – микропроцессорное устройство.

102. CSL – конфигурируемая системная логика.

103. PIO – порты ввода/вывода.

104. CSI – конфигурационная система передачи.

105. DMA – контроллер ПДП.

106. MIV – контроллер внешней памяти объёмом до 256 Кб.

107. Пользователь может программировать CSL, PIO и CSI.

108. FPSLIC – МС системного уровня интеграции, программируемая пользователем.

109. AT94xx

110. 

112. Для проектирования используется пакет System Designer:

113. 1. AVR Assembler v.1.3

114. 2. Редактор языка описания аппаратуры HDL planer (VHDL – Verilog)

115. 3. Синтезатор языка описания аппаратуры (сокращенная библиотека логических элементов FPGA, Atmel)

116. 4. Среда размещения и разводки FPGA.

117. 1. Структура многоуровневой системы управления. Решаемые задачи и требования к системе. (1)

118. 2. Структура и устройства управляющей микропроцессорной системы. Способы аналоговой обработки данных.(2)

119. 3. МП-системы гарвардского и принстонского типа, с трехшинной и двухшинной системной магистралью. (3-4)

120. 4. Схемы сопряжения устройств ОЗУ, ПЗУ и портов ввода/вывода с шинами системной магистрали.(5-6)

121. 5. Применение дешифраторов, ППЗУ и ПЛМ в схемах выборки устройств МП-системы.(7-8)

122. 6. Структура и интерфейс 8-разрядного микропроцессора.(9-10)

123. 7. Цикл выполнения команды 8-разрядного микропроцессора.(11)

124. 8. Диаграмма машинного цикла 8-разрядного микропроцессора. Типы машинных циклов, используемых при выполнении команд. Диаграмма цикла микроконтроллера MCS-51.(12)

125. 9. Системный контроллер МП – системы и системные сигналы управления.(13)

126. 10. Программистские модели 8-разрядных микропроцессоров (ресурсы, способы (14)

127. представления данных и виды адресации, слово состояния программы). Работа со стеком.

128. 11. Структура и интерфейс микроконтроллеров с архитектурой CISC (на примере MCS-51). (15-16)

129. 12. Логическая организация памяти микроконтроллера MCS-51.(17)

130. 13. Характеристика системы команд микроконтроллера МCS-51. Слово состояния программы, типы данных, способы адресации. Организация ветвлений в программах.(18)

131. 14. Базовые арифметические операции целочисленной 8-разрядной двоичной арифметики. (19)

132. 15. Операции умножения/деления двоичных чисел.(20-21)

133. 16. Арифметическая обработка многобайтных операндов в микропроцессорах и микроконтроллерах с 8 – разрядной архитектурой.(22)

134. 17. Сложение-вычитание многобайтных 2-10 чисел в 8-разрядных микропроцессорах и микроконтроллерах.(23-24)

135. 18. Логическая обработка данных в микроконтроллерах. Битовые операции. Вычисление логической функции, аргументы которой поступают по входным линиям порта (задача). (25)

136. 19. Программная реализация временной задержки с заданным временем

137. (задача). Расчетные зависимости.(24)

138. 20. Принципы организации ввода-вывода данных в микропроцессорных системах.(26)

139. 21. Порты параллельного синхронного ввода-вывода МП систем. Программирование ввода-вывода.(27)

140. 22. Схемы портов параллельного асинхронного ввода-вывода МП – систем. (28-29)

141. 23. Структурная схема параллельного программируемого интерфейса. Основные режимы работы.(30)

142. 24. Организация ввода-вывода данных по запросам прерываний от схемы программируемого параллельного интерфейса. (31)

143. 25. Схемы и принципы работы двунаправленного (P0) и квазидвунаправленных портов

144. (P1, P2, P3) микроконтроллеров MCS-51. (32-33)

145. 26. Режимы работы портов ввода-вывода микроконтроллеров AVR. (34)

146. 27. Параллельный обмен данными с внешними устройствами в микроконтроллерных

147. системах. Обмен с квитированием. (35-36)

148. 28. Схема, основные режимы работы и программирование таймера микроконтроллера

149. MCS51. (37-38)

150. 29. Применение таймеров MCS51 для отсчета времени, измерения длительности

151. сигнала, подсчета событий, формирования периодических сигналов.(39)

152. 30. Таймеры микроконтроллеров AVR. Использование таймеров для сравнения, захвата

153. событий, формирования ШИМ-сигналов, в сторожевом режиме.(40-41)

154. 31. Основные функции системы прерываний.(42)

155. 32. Способы программной и аппаратной идентификация запроса прерываний в

156. одноуровневых и многоуровневых системах прерываний.(43-44)

158. 33. Механизм обработки векторных прерываний в МП-системах с помощью команд

159. RST n и CALL addr. (45)

160. 34. Контроллер прерываний. Структура, интерфейс, способы обработки прерываний.

161. (i8259, К580ВН59)(46-47-48)

162. 35. Построение системы прерываний с несколькими контроллерами. Идентификация

163. запроса прерываний. (49)

164. 36. Программирование контроллера прерываний. Назначение управляющих слов при

165. инициализации контроллера и во время работы.(50-51)

166. 37. Система прерываний микроконтроллера MCS51. Работа со стеком.(52-53)

167. 38. Структура и основные режимы работы канала последовательного ввода-вывода

168. UART микроконтроллера MCS-51. (54)

169. 39. Программирование приёма/передачи данных по каналу UART между двумя

170. микроконтроллерами.(55)

171. 40. Организация обмена данными между микроконтроллерами при работе в сети.(56)

172. 41. Схема интерфейса микроконтроллера MCS-51 с внешней памятью программ, внешней памятью данных и дополнительными портами ввода-вывода.(57)

173. 42. Типовой цикл работы микроконтроллера MCS-51. Примеры выполнения команд 1-байтовых, 2-байтовых, с обращением к внешней памяти данных.(58)

174. 43. Применение АЦП и ЦАП в МП-системах.(59-60-61)

175. 44. Устройства энергонезависимой памяти с последовательным интерфейсом (на

176. примере AT25, AT45).(62-63)

177. 45. Память DataFlash -структура, операции, применение.(64-65)

178. 46. AVR - микроконтроллеры. Архитектура и назначение устройств.(66)

179. 47. Организация адресного пространства микроконтроллеров AVR, способы адресации

180. памяти программ и памяти данных.(67-68)

181. 48. Интерфейсы последовательной связи SPI.(69)

182. 49. Интерфейсы последовательной связи I2C. Программная и аппаратная реализация в

183. микроконтроллерах AVR.(70)

184. 50. Системы на кристалле.(71-72)

72