2.6 Арбитр шин к1810вб89

Арбитр шины К1810ВБ89 предназначен для ис­пользования в мультипроцессорных си­стемах на основе микропроцессора К1810ВМ86. Арбитр шины координирует работу различных компонентов мульти­процессорной системы, а также обеспечи­вает совместимость микропроцессора К1810ВМ86 со стандартным интерфейсом MULTIBUS.

Рисунок 7 — Структурная схема арбитра шин

Структурная схема арбитра шины приведена на рисунке 7. В состав входят: схема арбитража (АRB); дешифратор со­стояния (DС); схема управления (СU); ин­терфейс с MULTIBAS (МАRВ); интер­фейс с локальным каналом (LАRВ).

Назначения входных и выходных сиг­налов арбитра шины приведены при опи­сании выводов микросхемы в таблице 8.

Таблица 8 — Описание выводов арбитра шин.

Обозначение вывода	Номер контакта	Назначение вывода
1	2	3
ST(2 - 0)	1; 19; 18	Входы сигналов состояния МП
LOCK	16	Вход сигнала блокировки от МП
CLK	17	Вход сигнала синхронизации
GND	10	Напряжение питания (0 В)
CRQLCK	15	Вход сигнала блокировки общего запроса; L-уровень сигнала запрещает арбитру шины передавать управление каналом системы другому арбитру
	3	Вход сигнала, используемого в режиме локального канала;

Продолжение таблицы 8

1	2	3
RESB	4	Вход сигнала переключения в режим резидентного (локального) канала; при H-уровне сигнала возможен переход к управлению мультипроцессорным системным каналом в зависимости от состояния сигнала на входе
ANYRQST	14	Вход сигнала переключения в режим передачи управления по любому запросу, позволяющего передавать управление системным каналом арбитру шины с более низким приоритетом
IOB	2	Вход сигнала переключения в режим канала ввода/вывода, позволяющего арбитру шины работать в системах, имеющих как канал ввода/вывода, так и мультипроцессорный системный канал
BPRQ	8	Выход сигнала приоритетного разрешения канала, исполь­зуемого в системе с последовательным приоритетом. (Сигнал BPRQ на вход BPRN последующего арбитра с более низким приоритетом)
BUSY	11	Вывод двунаправленного сигнала занятости системного канала. (Арбитр, захвативший управление каналом, выставляет сигнал BUSY L-уровня, запрещающий другим арбитрам использование канала)
CBRQ	12	Вывод двунаправленного сигнала общего запроса шины, ука­зывающего арбитру шины на запросы управления системным каналом со стороны других арбитров с более низким приорите­том. (Арбитр, работающий в текущем цикле канала, не выста­вляет сигнал на вывод CBRQ)
AEN	13	Выход сигнала разрешения адреса
Ucc	20	Напряжение питания ( + 5 В)

Основные электрические параметры микросхемы К181ОВБ89:

Входное напряжение логического ну­ля U_IL, В < 0,8

Входное напряжение логической единицы U_IH, В > 2,0

Выходное напряжение логического нуля U_OL, В < 0,45

Выходное напряжение логической единицы U_OH, В > 2,4

Ток потребления источника питания I_CC, мА < 165

Рисунок 8 — Структурная схема микроЭВМ на основе МП К1810ВМ86

Исходя из описания вышеперечисленных модулей, структурная схема микроЭВМ на основе МП К1810ВМ86 на начальном этапе примет вид, представленный на рисунке 8.

Для организации интерфейса микро­процессора К1810ВМ86 с системным ка­налом в мультипроцессорной системе арбитр шины К1810ВБ89 используется совместно с контроллером шины К1810ВГ88. Если микропро­цессору не разрешается использование системного канала, то арбитр шины за­прещает контроллеру шины, адресным регистрам и шинным формирователям доступ к каналу, устанавливая их выходы в высокоимпедансное состояние. Микро­процессор переходит в состояние ожида­ния и остается в нем до получения сигна­ла разрешения (по входу RDY) от арби­тра. Получив доступ к системному кана­лу, арбитр обеспечивает подключение к нему контроллера шин, адресных реги­стров и шинных формирователей. Таким образом, арбитр шины осуществляет мультиплексирование микропроцессоров на системном канале и устраняет кон­фликты при получении доступа к каналу.