3.2 Модуль пзу
Для расширения памяти программ микроконтроллера в соответствии с заданием выберем К541РЕ1.
Технические характеристики ОЗУ КР565РУ6 представлены в таблице 4.
Таблица 4 – Основные электрические параметры микросхемы К541РЕ1
Название параметра |
Значение параметра |
1 |
2 |
Ток потребления в статическом режиме |
Icc<100мА |
Напряжение в статическом режиме |
Ucc=5±0,5 В |
Выходное напряжение низкого уровня при IOL=8мА |
UOL<0,45В |
Ток утечки на выходе |
IOH<40мкА |
Входное напряжение низкого уровня при I1L=0,4мА |
U1L<0,5В |
Продолжение таблицы 4
1 |
2 |
Время выбора адреса |
tAA>100 нс |
Время выборки разрешения |
tCS>70 нс |
Время восстановления |
tOFF<70 нс |
Время цикла |
tС>150нс |
Входная емкость |
CI<3пФ |
Выходная емкость |
CO<6пФ |
Емкость нагрузки |
CL<200пФ |
Условное обозначение микросхемы К541РЕ1 приведено на рисунке 9.
Микросхема ПЗУ типа К541РЕ1 представляет собой ПЗУ с емкостью 16384 бит для хранения и считывания информации в объеме 2048 8-разрядных слов.
Входные и выходные уровни напряжения совместимы с ТТЛ интегральными схемами. Микросхема К541РЕ1 имеет выходы с открытым коллектором. программирование ПЗУ осуществляется с помощью фотошаблона технологического слоя диэлектрика. Накопитель представляет собой набор диэлектрических окон с развязывающими элементами. Наличие и отсутствие этих окон определяет хранимую информацию в накопителе.
Рисунок 9 – Микросхема К541РЕ1
Структурная схема микросхемы К541РЕ1 представлена на рисунке 10.
Рисунок 10 – Структурная схема микросхемы К541РЕ1
3.3 Многорежимный буферный регистр к589ир12
Для подключения дополнительных микросхем ПЗУ и ОЗУ выберем многорежимный буферный регистр (МБР) К589ИР12.
Корпус микросхемы пластмассовый прямоугольный типа 239.24-2.
Основные параметры микросхемы приведены в таблице 5.
Таблица 5 – Основные параметры микросхемы К589ИР12
Название параметра |
Значение параметра |
Напряжение источника питания |
5 В ± 5% |
Диапазон рабочих температур |
-10 ... +70 °С |
Предельное напряжение источника питания (кратковременно в течение 5 мс), не более |
7 В |
Предельное напряжение источника питания, не более |
6 В |
Предельное напряжение на выходе (закрытой ИС), не более |
5,25 В |
Предельное входное напряжение, не более |
5,5 В |
Предельный ток на входе, не менее |
-5 мА |
Условное обозначение микросхемы К589ИР12 представлена на рисунке 11.
Рисунок 11 – Условное обозначение БИС К589ИР12
Структурная схема многорежимного буферного регистра приведена на рисунке12.
Рисунок 12 – Структурная схема БИС К589ИР12
МБР предназначен для буферизации данных, временного и электрического согласования параллельных шин, выполнения функций прерывающих каналов ввода/вывода информации.
В ее состав входят: триггер запроса прерывания (Г), 8-разрядный параллельный регистр (RG); выходной буфер данных; логические схемы для выработки сигналов управления.
Описание выводов МБР приведено в таблице 6.
Таблица 6 – Назначение выводов
Обозначение вывода |
Номер контакта |
Назначение вывода |
D1-D8 |
22; 20; 18; 16; 9; 7; 5; 3 |
8-разрядная параллельная входная шина данных |
Q1-Q8 |
21; 19; 17; 15; 10; 8; 6; 4 |
8-разрядная параллельная выходная шина данных |
EW |
11 |
Вход строба |
MD |
2 |
Вход выбора режима |
CS1, CS2 |
1; 13 |
Входы выбора кристалла |
CLR |
14 |
Вход установки нуля |
INP |
23 |
Выход запроса прерывания |
UCC |
24 |
Напряжение питания ( + 5 В) |
GND |
12 |
Напряжение питания (0 В) |
Запись данных в RG из шины D1(7 — 0) происходит положительным потенциалом на входе С, описываемым выражением .
Чтение информации в шину DO (7 — 0) производится высоким потенциалом сигнала . Сигнал запроса прерывания вырабатывается низким потенциалом при комбинации сигналов , где Q -данные на прямом плече триггера Г.
Установка триггера производится по низкому потенциалу асинхронно при комбинации сигналов . Сброс триггера производится отрицательным фронтом сигнала на входе STB.