Добавил:
Опубликованный материал нарушает ваши авторские права? Сообщите нам.
Вуз: Предмет: Файл:
курсовой проект / микропроцессор К1810МВ86 / микропроцессор К1810МВ86.doc
Скачиваний:
126
Добавлен:
21.02.2014
Размер:
21.77 Mб
Скачать

Саратовский государственный технический университет

Балаковский институт техники, технологии и управления

ФАКУЛЬТЕТ ВЕЧЕРНЕ-ЗАОЧНОГО ОБУЧЕНИЯ

КАФЕДРА «УПРАВЛЕНИЕ И ИНФОРМАТИКА В ТЕХНИЧЕСКИХ СИСТЕМАХ»

КУРСОВОЙ ПРОЕКТ

по курсу

«Микропроцессорные системы управления»

ПРОЕКТИРОРВАНИЕ УПРАВЛЯЮЩЕЙ МИКРОЭВМ

Выполнил ст. гр. УИТ – 62в

Дегтярева О.А.

Допущен к защите Защитил с оценкой

Руководитель проекта _____________________

Тудвасева Г.В.________ Тудвасева Г.В._________

“___” ___________2007 г “___”___________2007г

2007

СОДЕРЖАНИЕ

Введение

1 Анализ технического задания

2 Разработка процессорного модуля и интерфейса

2.1 Анализ структуры МП КР1810ВМ86

2.2 Система команд МП КР1810ВМ86

2.3 Генератор тактовых импульсов

2.4 Аналого-цифровой преобразователь

3 Выбор модулей памяти

3.1 Оперативное запоминающее устройство

3.2 Постоянное запоминающее устройство

4 Разработка подсистем ввода/вывода, прерываний. Выбор таймера

4.1 Программируемы периферийный интерфейс КР580ВВ55

4.2 Программируемый контроллер прерываний КР1810ВН59А

4.3 Программируемый интервальный таймер КР1810ВИ54

5 Разработка интерфейса и уточненной структурной схемы

управляющей программы

5.1 Буферный регистр КР580ИР82

5.2 Шинный формирователь К580ВА86

5.3 Подключение микросхем, входящих в микропроцессорную

систему, к шинам адреса и шинам данных

5.4 Разработка структурной схемы МПС

6 Разработка блок-схемы управляющей программы

Заключение

Список используемых источников

Приложение А

ВВЕДЕНИЕ

Появление и бурное развитие микропроцессоров (МП), микроЭВМ и систем на их основе стало возможным благодаря значительным достижениям микроэлектронной технологии изготовления средств ВТ. Успехи полупроводниковой электроники привели к появлению больших и сверхбольших интегральных схем (БИС и СБИС) с плотностью размещения компонентов от десятков до сотен тысяч транзисторов на кристалле. Использование этих схем позволяет значительно повысить эффективность цифровых систем: увеличить их производительность и надежность, уменьшить габариты, массу, потребляемую мощность и стоимость. Так, за два последних десятилетия скорость работы ЭВМ возросла на 6-7 порядков, объем оперативной памяти увеличился на 5-6 порядков. _______________ __ _____ Еще более динамичным является развитие микропроцессорных систем. Первое поколение микропроцессорных комплектов БИС представляло набор модулей с жесткой структурой, ориентированных на применение в конкретных системах с большим объемом выпуска. Последующие комплекты благодаря использованию принципов микропрограммирования нашли широкие области применения ввиду появившейся возможности проблемной ориентации. Высокими темпами развивается интегральная технология. Степень интеграции БИС удваивается ежегодно, стоимость вентиля – элементарного функционального элемента БИС – уменьшается каждые 10 лет в 103 - 104 раз, стоимость выполнения элементарной функции ежегодно снижается в 2 раза. ___________________________________ ______Значительные успехи в микропроцессорной технике привели к появлению и развитию на рубеже 70-80-х годов ХХ столетия весьма перспективных, и, обладающих большим быстродействием по сравнению с традиционными ЭВМ, мультимикропроцессорных систем (ММПС), которые весьма значительно повлияли на развитие современной науки и техники..___________________________________ ______В микроэлектронике бурное развитие получило направление, связанное с выпуском однокристальных микроконтроллеров, которые предназначены для “интеллектуализации” оборудования различного назначения. Однокристальные микроконтроллеры представляют собой приборы, конструктивно выполненные в виде БИС и включающие в себя все составные части микроЭВМ: микропроцессор, память программ и память данных, программируемые интерфейсные схемы для связи с внешними источниками._______________________________________ ______Целью курсового проекта является разработка микропроцессорной управляющей микроЭВМ на основе микропроцессора К1810ВМ86, реализующего заданные взаимодействия с объектом управления и разработка программных средств системы, обеспечивающих выполнение заданного алгоритма управления.

1 Анализ технического задания

Управляющая микроЭВМ проектируется на базе однокристального МП и включает в себя следующие основные устройства: процессорный модуль, память, состоящую из ПЗУ и ОЗУ, устройства параллельного ввода/вывода для связи с ОУ, блок последовательного канала для связи с ЭВМ верхнего уровня, программируемый системный таймер, контроллер прерываний, контроллер прямого доступа в память, пульт управления. .__________­­­­ _____________ ______Все модули системы объединяются интерфейсом. Обмен данными по интерфейсу может происходить как в едином адресном пространстве, так и в разделенном с помощью управляющих сигналов обращения к ЗУ и ВУ.______ ______Процессорный модуль включает в себя микропроцессор К1810МВ86 и при необходимости дополнительные БИС(СИС), обеспечивающие реализацию вспомогательных функций (тактовый генератор, формирователь шин, регистры-защелки и так далее). Устройство ввода для связи с ОУ должно обеспечить ввод х1, х2, х3 двоичных датчиков, а так же 16-разрядных двоичных кодов NU1, NU2, принимаемых с выходов АЦП. Сигнал датчика аварийной ситуации ха воспринимается только подсистемой прерывания. ______ ________ ______Устройство вывода на ОУ должны обеспечить выдачу двоичных управляющих воздействий у1, у2, определенной длительности и кода управляющего напряжения Y4 – 16-разрядного двоичного вектора на вход ЦАП. В структуру ОУ входит устройство, принимающее массив данных из ПЗУ(ОЗУ) в режиме прямого доступа к памяти (ПДП). Запрос на ПДП возникает асинхронно по отношению к процедуре управления. __________________________________________________ ______Пульт управления должен обеспечивать ввод в МП 16-разрядной двоичной константы К, ввод двоичного значения сигнала «СТОП», формирование сигнала начальной установки, вывод на световую индикацию значений х1, х2, х3, у1, у2, NU1, NU2, Y4.___________________________________________ ______________ ______Системный таймер должен обеспечить отсчет временных задержек, реализуемых в процессе алгоритма управления.

Блок последовательного обмена предназначен для передачи на микроЭВМ верхнего уровня информации о состоянии процесса управления. По запросу микроЭВМ разрабатываемая управляющая микроЭВМ должна обеспечить выдачу по последовательному каналу кадра. Передача информации с верхнего уровня на нижний не предусмотрена. _______________________________________________ ______Контроллер прерывания обеспечивает фиксацию запросов на прерывание от различных источников и дисциплину обслуживания запросов. В подсистеме векторного прерывания контроллер формирует код команды вызова, а при наличии в системе радиального входа запроса на прерывания – код состояния регистров запросов. _____________________________________ ______________ ______Алгоритм управления определяется функциями:________________ ______ _____ у1 = х1&х2vх3, t1 = 80 мкс,___________________________ __________ ь где х1, х2, х3 – значения двоичных датчиков;____________________________ ____ у2 = NU1 + NU2 – K, t2 = 60 мкс, t3 = 65 мкс, _________________________ где NU1, NU2 – 16-разрядные двоичные коды;____________ _________________ _____t1, t2, t3 – длительность управляющих сигналов;.______________________ ______Типы БИС на которые должен быть реализован блок памяти::________ ___ __ БИС ОЗУ К565РУ6, БИС ПЗУ К541РТ2.

2 РАЗРАБОТКА ПРОЦЕССОРНОГО МОДУЛИ И ИНТЕРФЕЙСА

2.1 Анализ структуры МП К1810ВМ86

Микропроцессорная БИС К1810ВМ86 представляет собой однокристальный 16-разрядный МП с мультиплексной 20-разрядной магистралью адреса и 16-разрядной магистралью данных и рассчитана на работу как в одно- , так и в многопроцессорных системах. Синхронизация работы осуществляется импульсами внешнего тактового генератора, подаваемыми на вход CLK.

МП К1810ВМ86 имеет в своем составе арифметическо-логическое устройство, устройство управления, постоянное ЗУ программ и ОЗУ данных, интерфейсные схемы.

Эффективность работы МП К1810ВМ86 существенно повышена за счет введения команд математических операций (включающих умножение и деление) над 8-разрядными и 16- разрядными числами, команд побитовой обработки чисел, команд работы с массивами данных, расширения видов прерываний работы МП БИС, а так же реализация конвейерного типа выполнения команд в самой БИС. Микропроцессорная БИС может работать с памятью объемом до 1 Мбайта, обмениваться информацией с 64Кбайт внешних устройств, имеет 256 типов различных прерываний. Здесь же используются почти все известные в настоящее время способы адресации: пряма, регистровая, регистровая косвенная, непосредственная, стековая, базовая, индексная, базово-индексная, относительная.

Особенностью МП К1810ВМ86 является возможность работы в двух режимах: минимальном и максимальном. Минимальный режим используется в системах, имеющих не сложную конфигурацию. При этом МП сам вырабатывает все необходимые сигналы периферийными устройствами. Максимальный режим применяется при использовании МП в составе системы сложной конфигурации. В этом случае используется специальная микросхема – контроллер шин КР1810ВГ88, коротая анализирует сигналы состояния МП ST0 – ST2 и в зависимости от их значения формирует соответствующие сигналы управления периферийными устройствами. Установка режима работы МП осуществляется подключением входа MN/MX соответственно к выводу Ucc или GND.

Основные параметры:

Источник питания, В 5±5%;

Диапазон рабочих температур, С0 от 10 до +70;

Разрядность арифметического устройства, 16;

Разрядность совмещенных шин адреса/данных, 20/16;

Число базовых команд, 135;

Число адресуемых устройств ввода/вывода, 216 /216;

Число режимов адресации, 24;

Число внутренних 16-разрядных регистров:

общего назначения, 4;

индексных, 2;

указателей, 2;

сегментных, 4;

Число внешних запросов прерывания, 2;

Число внутренних запросов прерывания, 3;

Число уровней прерывания, 256;

Частота тактовых сигналов, МГц <5;

Время выполнения команды типа регистр-регистр, мкс:

пересылка, <0,4;

сложение, <0,6;

умножение, 23,6-26,6;

деление, 28,6-32,6;

Потребляемая мощность, мВт <2100;

Тактовая частота, МГц 5;

Максимальная потребляемая мощ­ность, Вт 1,75;

Тип корпуса 2123.40-6(7).

На рисунке 1 показана структурная схема МП1810ВМ86. Архитектурной особенностью МП является способность координировать взаимодействие нескольких процессоров, что позволяет строить на его основе мультипроцессорные системы, в этих системах возможно применение двух типов процессоров: независимых, т.е. выполняющих собственный поток команд, и вспомогательных (сопроцессоры). Сопроцессор просматривает команды, вырабатываемые главным процессором, признает некоторые «своими» и выполняет их.

Рисунок 1 – Структурная схема КР1810ВМ86

Микроконтроллер конструктивно выполнен в корпусе БИС с 40 внешними выводами. Ряд выводов схемы используется для выдачи импульсов управления, синхронизирующих работу микроЭВМ. Цоколевка корпуса показана на рисунке 2. Символические имена выводов корпуса и их назначение:

A/D0-A/D15 – канал адреса/данных;

A16/ST3 - A19/ST6 – канал адреса/состояния;

GND – общий;

NM1 – немаскируемый запрос прерывания;

INT – запрос прерывания;

CLK – Тактовый сигнал;

CLR – установка в начальное состояние;

Рисунок 2 – Цоколевка корпуса К1810ВМ86

READY – готовность;

TEST – проверка;

INTA (QS1) – подтверждение прерывания (состояние очереди команд);

STB (QS0) – строб адреса (состояние очереди команд);

DE (ST0) – разрешение передачи данных (состояние цикла канала);

OP/IP (ST1) – выдача/прием данных (состояние цикла канала);

M/I0 (ST2) – обращение к ЗУ/УВВ (состояние цикла канала);

WR (LOCK) – запись (канал занят);

HLDA (RQ/E0) – подтверждение захвата (запрос/разрешение доступа к магистрали);

HLD (RA/E0) – захват (запрос/разрешение доступа к магистрали);

RD – чтение;

MN/MX – управление режимом min/max;

BHE/ST7 – разрешение передачи по старшей половине канала адреса/данных или состояния МП;

Ucc - +5В.

Основу структуры образует внутренняя системная шина, которая связывает между собой все устройства БИС, такие как арифметическо-логическое устройство, устройство управления, память.

2.1.1Арифметико-логическоеустройство МП1810ВМ86. АЛУ выполнено на базе комбинационного 16-разрядного сумматора с последовательно-параллельным переносом и трех временных регистров для промежуточного хранения операндов и результата операций. Выход АЛУ связан с регистром признаков (PST), в котором происходит запоминание специфических свойств результата арифметических и логических операций МП, разрешение прерывания, пошаговый режим. При выполнении ряда команд в зависимости от состояния определенных разрядов PST возможно изменение выполнения программы. Из 16 разрядов признаков используется только 9.

Их назначение:

0-й разряд – CF – признак переноса;

2-й разряд – PF – признак четности, при PF = 1 результата операции четный;

4-й разряд – AF – признак вспомогательного переноса, используется командами десятичной арифметики;

6-й разряд – ZF – признак нуля, при ZF = 1 результата операции равен ну__________________лю;

7-й разряд – SF – признак знака, при SF = 1 результата отрицательный;

8-й разряд –TF – признак пошагового режима, используется в режиме отладки программ;

9-й разряд – IF – признак разрешения прерывания, при IF = 1 процессор реагирует на внешние маскируемые запросы прерывания;

10-й разряд – DF – признак направления, используется при выполнении операций со строками данных SI, DI;

11-й разряд – OF – признак переполнения, при OF = 1 произошло переполнение.

Арифметические команды МП обеспечивают выполнение четырех математических операций над 8- и 16-разрядными операндами со знаком и без знака. Отрицательные числа представляются в дополнительном коде. Старший байт числа используется для записи знака, поэтому диапазон 8–разрядных знаковых чисел изменяется от -128 до +127, а 16-разрядных – от -32768 до +32767. Состояние АЛУ МП БИС при выполнении арифметических команд отображается шестью флагами: С (Carry), A (Auxiliary Garry), S (Sign), Z (Zero), O (Overflow).

2.1.2 Память. В процессе работы МП производит обращение в память за командами и операндами. МП КР1810ВМ86 обеспечивает адресацию до 1 Мбайт памяти. Формирование адреса команд и операндов осуществляется с помощью сумматора адреса, регистров адреса команды и операнда, сегментных регистров. Сумматор адреса производит вычисление 20-разрядного физического адреса команд и операндов путем сдвига базового адреса сегмента, хранящегося в соответствующем сегментном регистре, и сложения его с величиной смещения, находящейся в регистре адреса. При вычислении адреса команды используются содержимое регистра сегмента кода и регистра адреса команды, при вычислении адреса операнда – содержимое регистра сегмента данных (или дополнительного сегмента) и регистра адреса операнда.

Для того чтобы легче было понять метод адресации, применяемый в МП БИС, можно считать, что любая ячейка памяти имеет два типа адресов: физический и логический. Физический адрес представляется 20-разрядным числом и однозначно определяет любую из 1 Мбайт ячеек памяти. В 16-разрядной системе счисление адреса лежит в диапазоне от 0 до FFFFF. Весь обмен информацией между МП БИС и памятью осуществляется с использованием физических адресов.

Программы же больше задействуют логические, чем физические, адреса и позволяют записывать команду без предварительных знаний места, где эта команда будет размещена в памяти. Это дает программисту гибкий механизм распределения ресурсов памяти при выполнении программ. Логический адрес состоит из двух составных частей: значения базы сегмента и значение смещения в сегменте. Базовый адрес и смещение в сегменте отражаются 16-разрядными числами. Как только BIU обращается к памяти, базовый адрес формирует физический адрес из логического по следующему принципу: значения базы сегмента смещаются на четыре разряда влево, и полученное 20-разрядное число складывается со значением смещения в сегменте.

Рисунок 3 – Вычисление адреса памяти в BIU МП БИС КР1810ВМ86

Таким образом, база сегмента (с четырьмя нулями, добавленными в качестве младших разрядов) задает для памяти сегменты длиной в 64 Кбайт, а значение смещения в сегменте – расстояние от начала сегмента до искомого адреса памяти.

Микропроцессорная БИС может оперировать как однобайтными, так и двухбайтными данными. Все адресное пространство памяти микроЭВМ, подключаемое к 16-разрядной МД, может быть представлено состоящим из двух разрядов по 512 Кбайт каждый (рисунок 4). Ряд нечетных адресов подключен к старшим (D15 - D8), а ряд четных адресов – к младшим (D7 - D0) разрядам МД. Для доступа как к отдельным байтам, так и к двухбайтным данным памяти МП БИС имеет выход ВНЕ (Bus High Enable), сигнал на котором разрешает выдачу старшего байта данных на МД микроЭВМ. Использование сигнала А0 для выборки ряда с четными адресами позволяет выдавать на МД младший байт данных. Очевидно, что, используя различные сочетания выборок рядов памяти, можно управлять одно- или двухбайтной передачей данных между памятью и микроЭВМ.

Рисунок 4 – Обращение МП БИС КР1810ВМ86 к памяти микроЭВМ

2.1.3 Устройство управления МП КР1818ВМ86. Функции управления выполнением команд в МП возложены на микропрограммное устройство, которое декодирует команды и вырабатывает необходимые сигналы управления.

При подаче сигнала начальной установки на вход CLR по положительному фронту этого сигнала МП БИС прекращает выполнение всех внутренних операций. При появлении отрицательного фронта процессы продолжаются с новым содержанием внутренних регистров, указанных в таблице 1. Из таблицы видно, что если содержимое CS равно FFFF,а IP равно 0000, то первой командой, выполняемой МП БИС после начальной установки, будет команда, записанная по адресу FFFF0. Обычно по этому адресу записывается команда (передачи управления) на начало основной программы. После начальной установки внутренняя логика на разрешение восприятия прерываний МП БИС обнуляется. Для установки флага I необходимо выполнить соответствующую команду.

Таблица 1 – Содержание внутренних регистров

Регистры

Содержание

Указатель команд

0000

CS

FFFF

DS

0000

SS

0000

ES

0000

Флаги АЛУ

Обнулены

Конвейер команд

Пуст

Вывод МП БИС, обозначенный MN/MX, служит для задания типа работы МП БИС. Подача на этот вход напряжения +5В указывает на то, что в МП системе имеется лишь одна МП БИС (минимальная конфигурация системы). При этом МП БИС вырабатывает на своих выходных зажимах все необходимые управляющие сигналы для связи с памятью и периферийными устройствами. Подключение этого вывода к нулевому потенциалу указывает на наличие нескольких процессоров в системе (максимальная конфигурация системы). При работе в такой конфигурации МП БИС выдает дополнительные управляющие сигналы на три выходных зажима, подсоединенные к контроллеру магистралей. Эти сигналы координируют работу остальных процессоров в системе.

Микропроцессорная БИС имеет простую и изменяющуюся систему прерываний. Прерывания могут быть вызваны внешними устройствами, выполнением соответствующих команд, а так же инициированы самой МП БИС. Существует 256 различных видов прерываний. Для подачи прерывания в МП БИС имеется два входа: INT – Interrupt Reguest и NMI – Non Masking Interrupt. Вход INT обычно используется для подключения программируемого блока приоритетных прерываний (БПП). Режимы работы БПП могут быть заданы программно. Основные задачи БПП – получение запросов прерывания от различных внешних устройств, определение сигнала с внешним приоритетом, формирование запроса прерывания на входе МП БИС и сообщение номера текущего обслуживания внешнего устройства.

Внешние устройства могут подавать запросы прерывания на второй вход NMI МП БИС. На этом входе запрос воспринимается и записывается в МП БИС по фронту поступающего импульса, не может быть максимирован и имеет высший приоритет по отношению к запросам через INT.

2.1.4 Организация ввода/вывода информации МП КР1810ВМ86. В микропроцессорных системах, построенных на основе МП БИС К1810ВМ86, могут быть использованы 8-и 16-разрядные устройства ввода - вывода и 16-разрядные уст­ройства памяти. С МП К1810ВМ88 используются только 8-раз­рядные устройства или 16-разрядные с применением специаль­ной схемы преобразования разрядности магистрали.

Возможные варианты подключения устройств памяти и вво­да - вывода к магистралям МП К1810ВМ86 показаны на рисунке 5.

Рисунок 5 – Схема подключения к магистралям микроЭВМ устройств ввода - вывода

При подключении 8-разрядных УВВ к старшему или млад­шему байту магистрали данных на дешифратор адреса подаются также сигналы АО и ВНЕ, указывающие на обращение процессо­ра соответственно к младшему и старшему байтам. Если МП БИС работает в минимальном режиме и для обращения к устройствам используются управляющие сигналы RD и WR, то дешифратор адреса памяти и УВВ должен распознавать сигнал М/IO (IO/М для МП К1810ВМ88) и в зависимости от его состояния формировать сигналы выбора устройств памяти или ввода – вывода.

При работе максимальной конфигурации система МП БИС выдает восемь сигналов, которые могут использоваться внешними устройствами. Кодирование типа выполняемого машинного цикла в состояниях сигналов на выводах ST2, ST1, ST0.

Таблица 2 - Кодировка типа цикл с помощью сигналов состояния

ST2

ST1

ST0

Тип канального цикла

0

0

0

Подтверждение прерывания

0

0

1

Чтение с УВВ

0

1

0

Запись в УВВ

0

1

1

Останов

1

0

0

Выборка команды

1

0

1

Чтение памяти

1

1

0

Запись в память

1

1

1

Пассивное состояние

Выводы ST3 и ST4 указывают на тип регистра сегментов, используемых для вычисления физического адреса, выдаваемого на МА в текущем машинном цикле.

Таблица 3 – Кодировка сегментных реги­стров с помощью сигналов состояния

ST4

ST3

Сегментный регистр

0

0

ES

0

1

SS

1

0

CS или никакой

1

1

DS

Вывод ST5 отражает состояние флага разрешения прерываний МП БИС. На выводе ST6 всегда присутствует уровень «0», когда МП БИС обменивается информацией по магистралям микроЭВМ. Состояние вывода ST7 не определено.

Выводы QS0 и QS1 используются для указания операций, проводимых с конвейером команд.

Таблица 4 – Кодировка состояния очереди команд

QS0

QS1

Состояние очереди

0

0

Отсутствие операции ( в последнем такте из очереди не было выборки)

0

1

Выборка первого байта (из очереди был выбран первый байт команды)

1

0

Пустая очередь (очередь была сброшена при выполнении команды передачи управления)

1

1

Выборка следующего байта команды (чтение многобайтовых команд)

2.1.5 Управление работой микроконтроллера. Принципы построения микроЭВМ заключается в том, что МП БИС обменивается информацией с внешними устройствами по 20-разрядной МА. 16-разрядной МД с использованием МУ и шин состояния МП БИС. Работа отдельных ее узлов тесно связана с временными диаграммами работы МП БИС. Минимальный цикл обмена данными по магистралям микроЭВМ состоит из четырех машинных тактов работы МП БИС.

На первом машинном такте Е1 МП БИС выдает 20-разрядный адрес на свою мультиплицированную МА (МД) состояния (рисунок 5). На втором такте Т2 на выводах А19 – А16 выдается информация о состоянии МП БИС, состояние выводов AD15 – AD0 зависит от типа выполняемого машинного цикла. Так как внешние устройства требуют наличия адреса на МА в течение всего цикла обмена информацией, то в микроЭВМ необходимо записать в его формирователях магистрали адреса (ФМА). Запись адреса осуществляется по отрицательному фронту сигнала STB. Дальнейшие временные диаграммы зависят от типа машинного цикла (запись/чтение).

Рисунок 6 – Временные диаграммы работы МП БИС КР1810ВМ86

В машинном цикле записи МП БИС выдает и поддерживает данные на МА (МД) на интервалах Т2 – Т4. на интервале Т2 при выполнении машинного цикла чтения данных МА (МД) переводятся в третье состояние, давая тем самым МП БИС перейти из режима записи (выдача адреса) к режиму приема данных. На тактах Т3 – Т4 МП БИС принимает данные по МД микроЭВМ. Следует подчеркнуть, что BIU обращается к магистралям микроЭВМ только в тех случаях, когда EU этого затребует. Поэтому при работе МП БИС могут появляться временные интервалы и тогда выполнение команд программы осуществляется внутри МП БИС и ее внешние магистрали не задействуются. В этом случае магистрали переводятся в третье состояние, давая возможность другим процессорам в системе пользоваться общими ресурсами памяти или внешними устройствами.

При работе с медленными устройствами МП БИС может быть переведена в режим «ожидание» путем подачи нулевого сигнала RDY на соответствующий вход до начала такта Т3.

Как правило, в микропроцессорных системах магистраль данных МП БИС подключается к МД системы через двунаправленные шинные формирователи, позволяющие осуществить доступ к системной магистрали лишь на определенные короткие промежутки времени. Поэтому МП БИС имеет два выхода: DE (Data Enable) и OP/IP (output/input). Сигнал DEN определяет интервал времени использования системной магистрали для обмена информацией с МП БИС. Сигнал с выхода OP/IP устанавливает двунаправленному шинному формирователю МД направление обмена информацией.

Команды управления работой МП БИС позволяют программно управлять ее работой. К ним относятся команды управления флагами, которые используются для синхронизации работы ПМ БИС с внешними устройствами.

Процесс передачи управления включает в себя три состояния: запрос, разрешение и возврат управления к основной МП БИС.

В первом состоянии сопроцессор системы подает на МП БИС сигнал запроса на доступ к магистралям системы. используя ту же самую шину, МП БИС подачей ответного сигнала разрешения сообщает сопроцессору о восприятии сигнала запроса. Одновременно с этим блок BIU отключает магистрали МП БИС от системы. переводя их в третье состояние. Необходимо отметить, что наряду с отключением МП БИС от магистралей ее блок EU продолжает выполнять команды, записанные в конвейере команд. До тех пор, пока в нем есть записанные команды.

Таблица 5 – Команды управления процессором

Мнемоника

Описание команды

Флаги

CLC

Сброс признака переноса

(CF) = 0

CMC

Инвертирование признака переноса

(CF)=

STC

Установка признака переноса

(CF) = 1

CLD

Сброс признака направления

(DF) = 0

STD

Установка признака направления

(DF) = 1

CLI

Сброс признака разрешения прерывания

(IF) = 0

STI

Установка признака разрешения прерывания

(IF) = 1

HLT

Останов

-

WAIT

Перевод процессора в состояние ожидания

-

ESC

Выдача кода операции (операнда) для внешнего процессора

-

LOCK

Однобайтный префикс блокировки шины

-

По окончании работы сопроцессор системы подает по шинам RQ/E0 или RQ/E1 сигнал, указывающий на завершение процесса пользования магистралями и возврат управления основной МП БИС, после чего основная МП БИС вновь подключается к магистралям системы.

2.2 Система команд МП К1810ВМ86

Система команд микропроцессора включает 133 базовые команды и позволяет обрабатывать как 8-, так и 16-разрядные данные. Команды могут быть безоперандными, а также содержать один или два операнда. Длина команд может составлять от 1 до 6 байт. Код операции находится в первом байте команды, а остальные байты содержат информацию об адресах операндов. Чтобы разли­ть операции над байтами или словами, в первом байте команды используется специальный разряд W. При W = 1 операции выполняются с 16-разрядными данными.

В микропроцессоре КР1810ВМ86 используются почти все известные в настоящее время способы адресации: прямая, регистровая, регистровая косвенная непосредственная, стековая, базовая, индексная, базово-индексная, относитель­на. Разнообразие способов адресации во многом связано с наличием большого набора регистров, применяемых для хранения данных и адресов. Наряду с основным использованием сегментных регистров для адресации операндов по правилу умолчания при выполнении многих команд возможны дополнительные варианты адресации. Эти варианты задаются с помощью специального однобайтового префикса замены сегмента (рисунок 6, а) записываемого перед командой. Префикс замены сегмента информирует МП об использовании для адресации операнда сегментного регистра, отличающегося от регистра, выбираемого по правилу умолчания. Сегментные регистры ES, CS, SC, DS в 2-разрядном поле reg задаются кодами 00, 01, 10, 11 со­ответственно. Возможные варианты ис­пользования сегментных регистров при различных видах обращения к памяти описаны в таблице 6.

Для операндов, расположенных в па­мяти, применяются следующие виды адресации: прямая адресация с 16-раз­рядным адресом; косвенная по содержи­мому некоторого базового регистра (ба­зовая) с 8-разрядным или 16-разрядным смещением; косвенная по содержимому некоторого регистра индекса (индексная) с 8- или 16-разрядным смещением; кос­венная по сумме содержимого базового регистра и регистра индекса (базово-ин­дексная) с 8- и 16-разрядным смещением.

Рисунок 7 – Ячейки хранения данных

При обращении к памяти используются регистры.

Таблица 6 - Использование сегментных регистров при обращении к памяти

Тип цикла обращение к памяти

Сегментный регистр (по умол­чанию)

Сегментный регистр (с префиксом замены сегмента)

Адрес смещения в сегменте

Выборка команд

CS

Не допускается

-

Операции со стеком

SS

Не допускается

-

Обращение к данным

DS

CS, ES, SS

Исполнитель-ный адрес

Обращение с использованием базового регистра

SS

CS, ES, DS

Исполнитель-ный адрес

Обращение к приемнику строки

DS

CS, ES, SS

SI

Обращение к приемнику строки данных

ES

Не допускается

DI

2.3 Генератор тактовых импульсов КР1810ГФ84

Микросхема КР1810ГФ84 представляет собой генератор тактовых импульсов (ГТИ) и используется в качестве задающего устройства для микропроцессорных комплектов на базе КР1810. Структурная схема приведена на рисунке 8.

Рисунок 8 – Структурная схема КР1810 ГФ84

CSYNC – синхронизация;

PCLK – тактовый сигнал ТТЛ – уровня;

AEN1 – адрес готовности 1;

RDY1 – готовность 1 (вход);

READY – готовность (выход);

RDY2 – готовность 2 (вход);

AEN2 – адрес готовности 2;

CLK – тактовый сигнал МОП – уровня;

GND – общий;

RESET – установка (выход);

RES – установка (вход);

OSC – выход мультивибратора;

F/C – выбор задающей частоты;

EF1 – внешний генератор;

TANK – вывод для подключения LC – контура;

XTAL1 (2) – выводы для подключения кварцевого резонатора;

Ucc - +5В.

Частота опорного генератора задается с помощью внешнего кварцевого резонатора, который подключается к выводам XTAL1 и XTAL2. Частота опорного генератора в три раза превышает требуемую тактовую частоту на выходе CLK. Выход опорного генератора подается на вывод OSC. В качестве источника ГТИ может использоваться как внутренний опорный генератор, так и внешний генератор, сигналы с которого поступают на вход EF1. управление осуществляется сигналом F/C «Выбор задающей частоты». При наличии на входе F/C сигнала низкого уровня в качестве источника частоты используется опорный генератор, при наличии на входе F/С сигнала высокого уровня источником частоты является внешний генератор, причем его частота должна в три раза превышать требуемую на выходе частоту сигнала CLK.

Делитель частоты F/3 формирует выходные импульсы скважностью 3 с частотой равной 1/3 частоты опорного генератора OSC или внешнего генератора EFI, которые через формирователь сигналов CLK поступают на вход CKL микросхемы и обеспечивают управление устройствами, работающими на МОП - уровнях. Делитель частоты F/2 формирует выходные импульсы PCLK скважностью 2 с частотой, равной 1/2 частоты сигнала CLK , и обеспечивает управление устройствами, работающими на ТТЛ – уровнях. Формирование выходных сигналов CLK и PCLK происходит при наличии на входе CSYNC «Синхронизация» сигнала низкого уровня. При поступлении на вход CSYNC сигнала высокого уровня выходы CLK и PCLK переводятся в состояние высокого уровня.

Микросхема КР1810ГФ84 формирует управляющие сигналы RESET «Установка» и READY «Готовность», синхронизированные сигналом CLK. Сигнал RESET вырабатывается при поступлении входного сигнала RES и используется для установки МП в исходное состояние. Сигнал READY свидетельствует о готовности внешних устройств к обмену с МП и вырабатывается на основе входных сигналов RDY1, RDY2 и AEN1, AEN2, поступающих от внешних устройств.

Рисунок 9 – Подключение ГТИ к МП

Основные характеристики ГТИ:

Максимальная частота входного тактового сигнала, МГц <25;

Частота выходных тактов МОП-сигналов F3;

Частота выходных тактов ТТЛ-сигналов F6;

Потребляемая мощность, мВт <735;

Выходное напряжение логического нуля UIL, В <0,8;

Выходное напряжение логического нуля UIН, В >2,0;

Напряжение логической единицы для входа сброса UIН, В >2,6;

Выходное напряжение логического нуля UIL, В <0,45;

Выходное напряжение логической единицы UОН, В:

на выходе CLK <4;

на всех других выходах >2,4;

Напряжение входного гистерезиса UIН - UIL, >0,25;

Ток потребления источника питания Iсс, мА <140.

2.4 Аналого–цифровой преобразователь MAX1300

В разрабатываемой МПС применим АЦП MAX1300, который является 8-канальным, 16-разрядным, маломощным АЦП с многодиапазонными входами (±12В) и последовательным интерфейсом.

Основные характеристики:

- программно-задаваемые входные диапазоны для каждого канала;

- диапазоны несимметричных входов 0…+6В, -6В…0, 0..+12В, -12В…0, ±3В, ±6В и ±12В;

- диапазоны дифференциальных входов ±6В, ±12В и ±24В;

- 8 несимметричных или 4 дифференциальных аналоговых входа;

- допустимое напряжение на входах ±16,5В;

- внутренний или внешний источник опорного напряжения;

- максимальная частота преобразования 115 тыс. преобр. в сек.;

- одно напряжение питания +5В;

- 24-выводной корпус TSSOP.

У встроенного цифрового каскада предусмотрен отдельный вывод питания, что облегчает подключение к системам с напряжением питания 2.7В-5.5В через SPI-/QSPI-/MICROWIRE-совместимый последовательный интерфейс. Перевод в режим частичного снижения мощности позволяет снизить потребляемый ток до 1.3 мА (типичное значение), а в режиме полного отключения потребляемый ток снижается до 1 мкА (типичное значение). Микросхема рассчитана на работу в пределах температурного диапазона -40°C...+85°C.

Рисунок 10 – Структурная схема АЦП MAX1300

Рисунок 11 – Расположение выводов АЦП MAX1300

Соседние файлы в папке микропроцессор К1810МВ86