- •5 Разработка модуля аналогового ввода / вывода
- •5.1 Анализ технических характеристик сигналов
- •5.2 Анализ режима обмена с модулем
- •5.3 Разработка структурной схемы
- •5.4 Выбор элементов и разработка принципиальной схемы
- •5.5 Расчет надежности модуля аналогового ввода/вывода
- •5.6 Разработка программного модуля инициализации
5.4 Выбор элементов и разработка принципиальной схемы
Выбор АЦП. Т.к. АЦП отечественного производства не обеспечат требуемой производительности, то обратимся к продукции зарубежных фирм. Фирма Analog Devices зарекомендовала себя одним из лучших производителей высококачественных интегральных схем для обработки аналоговых сигналов. Выберем АЦП данной фирмы - AD7892-3. AD7892-3 - это быстродействующий 12-разрядный АЦП, работающий по алгоритму последовательного приближения, с временем преобразования 1,3 мкс. АЦП содержит УВХ, источник опорного напряжения (ИОН) 2,5В, встроенный генератор и схема масштабирования сигнала, снабжен многофункциональным интерфейсом. AD7892-3 изготовлен по фирменной технологии LC2MOS, которая позволяет обьеденить на одном кристалле прецезионные биполярные схемы с маломощной КМОП логикой. Внутренняя структура АЦП изображена на рис. 5.3. Назначение выводов в табл. 5.2, а технические характеристики в табл. 5.3.
Рисунок 5.3- Внутренняя структура АЦП
Таблица 5.2- Назначение выводов АЦП
Наименование |
№ конт. |
Назначение |
Vdd |
1 |
Цифровое напряжение +5В |
-STANDBY |
2 |
перевод в дежурный режим |
Vin2 |
3 |
аналоговый вход 2 |
Vin1 |
4 |
аналоговый вход 1 |
REF out/in |
5 |
вывод ИОН |
AGND |
6 |
аналоговая земля |
MOD |
7 |
режим (параллельный/последовательный) |
DB0-DB11 |
8-20 |
выводы цифрового результата |
-RD |
21 |
строб чтения |
-CS |
22 |
выбор кристалла |
-EOC |
23 |
конец преобразования |
-CONVST |
24 |
запуск преобразования |
Таблица 5.3- Технические характеристики выводов АЦП
Параметр |
Значение |
Входной сигнал |
2,5В |
Максимальный входной сигнал |
7В |
Отношение сигнал/шум |
70дБ |
Разрешение |
12 бит |
Опорное напряжение |
2.55% В |
Температурный коэфф. ИОН |
25 ppm/0C |
Входной ток |
10мкА |
Входное логическое напряжение «1», «0» |
2.4В, 0.8В |
Выходное логическое напряжение «1», «0» |
4.0В, 0.4В |
Напряжение питания |
+5В |
Ток потребления в нормальном режиме |
18мА |
Ток потребления в дежурном режиме |
250мкА |
Рабочая температура |
- 40 + 850C |
Аналого-цифровое преобразование в AD7892-3 инициируется импульсом на входе -CONVST. На нарастающем фронте импульса -CONVST УВХ переходит из режима слежения в режим хранения и запускается последовательность преобразования. Конец преобразования информируется спадающим сигналом -EOC, при этом УВХ возвращается в режим слежения и начинается интервал приема входного сигнала. Время преобразования - 1,3 мкс, а время выборки - 350 нс. AD7892 имеет один вывод, связанный с ИОН, который или дает доступ к внутреннему опорному напряжению, или к которому может быть присоединен внешний ИОН. Для использования внутреннего ИОН следует замкнуть выводы REF out/in и AGND через конденсатор 0.1 мкФ. АЦП позволяет использовать как параллельный интерфейс, так последовательный. Необходимый тип интерфейса выбирается с помощью входа MODE. Режим параллельного интерфейса устанавливается подачей логической «1». На рис.5.4. приведена временная диаграмма параллельного интерфейса AD7892-3.
Рисунок 5.4- Временная диаграмма параллельного интерфейса AD7892-3
По фронту сигнала -CONVST начинается преобразование. При окончании преобразования на выходе -EOC появляется отрицательный импульс длительностью 100нс, что указывает, что в выходном регистре АЦП находится результат. Эту линию можно использовать для генерации прерывания. Когда -CS и -RD переходят в «0», на выходные линии выводится результат. Сигнал -EOC можно заводить прямо на -SC и -RD, чтоб вывести данные в буфер-приемник. Чтоб характеристики были наилучшие, не рекомендуется подавать постоянный «0» на входы -CS и -RD, так как при этом трехстабильные линии будут активны при преобразовании.
Аналоговый мультиплексор. Подходящую скорость и входные характеристики обеспечит аналоговый мультиплексор фирмы Analog Devices ADG509F. Микросхема представляет собой мультиплексор на 4 входа для дифференциальных сигналов, цифровые входы совместимы с ТТЛ. Ее характеристики приведены в табл. 5.4.
Таблица 5.4- Характеристики микросхемы ADG509F
Параметр |
Значение |
Диапазон входного сигнала |
15В |
Аналоговое питание Vss |
15В |
Макс размах Uпит. (аналогового) - Vss |
от -5 до +35 В |
Ток потребления (Idd/Iss) |
0.5мА / 0.2мА |
Рабочая температура |
от -40 до +850С |
Максимальный ток входа |
20мА |
Усилитель и гальваническая развязка. Для обеспечения усиления Кu=2,5/0.625=4 используем изолированный усилитель фирмы Analog Devices AD102. Внутренняя структура усилителя представлена на рис. 5.5. В интегральную микросхему усилителя входят следующие компоненты: модулятор-усилитель, демодулятор, генератор, фильтр. Характеристики усилителя представлены в табл. 5.5.
Рисунок 5.5- Внутренняя структура усилителя
Таблица 5.5- Характеристики микросхемы AD102
Параметр |
Значение |
Размах входного сигнала |
5В |
Входной импеданс |
1012Ом |
Полоса пропускания |
4кГц |
Напряжение питания |
+15В |
Потребляемый ток |
5 мА |
Температурный диапазон |
от -40 до +850С |
Напряжение изоляции |
500В |
Схема включения и способ задание коэффициента передачи показаны на рис. 5.6.
Рисунок 5.6- Схема включения микросхемы AD102
Определим коэффициент передачи усилителя по напряжению К=Uвх.ацп/Uсигнала=2,5/0.625=4. Если принять Rf=R2=30кОм, то Rg=R3=10кОм. Для защиты входа от перенапряжения используем диод Д2В (Iобр=100мкА, Uобр=10В).
Буфер результата. Для буферизирования результата преобразования используем два регистра: КР1533ИР23 - восьмиразрядный регистр с тремя состояниями на выходе и КР1533ИР15 - четырехразрядный регистр с тремя состояниями выходов.
Регистр управления. Выберем микросхему КР1533ИР15, а в качестве буфера для чтения регистра управления - микросхему КР1533ЛП8 - четыре буферных формирователя с тремя состояниями на выходе. Оставшиеся два разряда регистра управления, кроме хранения адреса выбранного канала, можно использовать для управления генератором и управлением сигналом -STANDBY АЦП. Формат регистра управления представлен в табл.5.6.
Таблица 5.6- Формат регистра управления
Разряд |
Назначение |
0 |
Младший разряд адреса канала |
1 |
Старший разряд адреса канала |
3 |
Управление режимом -STANDBY АЦП (1-режим sleep) |
4 |
Управление генератором (0-отключение генератора) |
Буфер данных. Микросхема КР1533АП6 - восьмиразрядный двунаправленный буферный формирователь с тремя состояниями на выходе.
Дешифратор адреса. Определим количество программно-доступных элементов: чтение регистра старших разрядов результат (адрес 31Сh), чтение регистра младших разрядов результата (адрес 31Dh), чтение и запись регистра управления: итого четыре (адреса 31Eh и 31Fh). Для дешифраторы выберем микросхемы КР1533ЛА2 - логическая функция «8И-НЕ», КР1533ЛИ1 - «2И», КР1533ЛН1 - «НЕ».
Схема формирования запроса прерывания. Используем микросхему КР1533ТМ2 - D-триггер, а к качестве схемы задержки - два инвертора. Задержка инвертора - 10нс, длительность сигнала запроса - 20нс.
Генератор. Выберем стандартную схему генератора на базе кварцевого резонатора ГЗ-105 с частотой 90кГц.
Общий порядок работы следующий: при обращении к регистру управления по адресу 31Fh программист устанавливает номер канала, включает генератор и вводит в нормальный режим работы АЦП. Генератор посылает импульс на вход -CONVST, тем самым инициируя начало преобразования, после которого с выхода -EOC (END of CONVST) появляется импульс отрицательной полярности длительностью 100нс, по которому формируются отрицательные импульсы на входах -RD и -CS АЦП, тем самым переводя цифровые выходы АЦП из высокоимпедансного состояния и выставляя результат на ВШД, по инверсному сигналу -EOC с небольшой задержкой инвертора активизируются тактовые входы регистров-приемников результат, по прямому сигналу -EOC также запускается схема запроса прерывания. Обработчик прерывания обращаясь к модулю по адресам 31Ch и 31Dh, считывает результат преобразования, меняет адрес канала и завершает работу. При следующем вызове идет считывание значения следующего канала. Принципиальная схема приведена в Приложении B.