Добавил:
student_tipo
Опубликованный материал нарушает ваши авторские права? Сообщите нам.
Вуз:
Предмет:
Файл:
5.9 Инициализация контроллера ПДП
вывода (1 DRQ):
Outport 0Ch, 49h \\ сбросить триггер байтов
Outport 0Bh, 95h \\ задаёт режим работы
Outport 00h, ADDRM \\ запись 16 младших разрядов адресного буфера
Outport 81h, ADDRS \\ запись номера страницы
Outport 05h, 0h \\ загрузка регистра циклов
Outport 0Аh, 1h \\ разрешает работу канала
Для ввода (0DRQ):
Outport 0Ch, 49h \\ сбросить триггер байтов
Outport 0Bh, 153h \\ задаёт режим работы
Outport 00h, ADDRM \\ запись 16 младших разрядов адресного буфера
Outport 81h, ADDRS \\ запись номера страницы
Outport 05h, 3h \\ загрузка регистра циклов
Outport 0Аh, 1h \\ разрешает работу канала
Соседние файлы в папке Проектирование микропроцессорного устройства системы управления