I – критерий выбора;

К_i – весовой коэффициент;

О_Ц – оценка.

Все реальные системы могут быть оценены промежуточным значением баллов. Сопоставление числового значения этой оценки с граничным значением позволит выбрать совокупность параметров системы.

Однокристальные микропроцессоры

Однокристальный восьмиразрядный процессор

Структурная схема обобщенного восьмиразрядного микропроцессора

Схема имеет внешнюю 8-ми разрядную шину, по которой передаются данные, коды команд и адреса.

УУ – устройство управления - в соответствии с дешифр-ми кодами команд и внешними упр-ми сигналами генерирует управляющие сигналы для всех блоков струк-й схемы.

ДШК - дешифратор команд - формирует сигналы для УУ в соответствии с дешифрованным кодом команды.

РгК - в 8-ми разрядном регистре команд хранится машинный код команды (1 байт).

АЛУ – комбинационная сх. на основе сумматора и лог-х элементов, кот. сигналами с выходов УУ настраиваются на ту или иную (арифметическую или логическую) операцию.

А - аккумулятор – 8-ми разрядный регистр, в котором хранится один из операндов двухоперандных команд, а также результат операции.

ВА, ВР - временной регистр, временной аккумулятор – 8-ми разрядные буферные регистры, позволяющие отделить входы АЛУ от его выходов.

F – регистр флагов - несколько триггеров (5 и 6), которые уст-ся в единичное или сбрасываются в нулевое состояние в зависимости от результата операции в АЛУ.

РОН – блок 8-ми разр-х рег-в общ. назнач., в кот. хранятся данные и промежуточные результаты. РОН можно рассматривать как быстродействующее ОЗУ. Имеет наибольшее быстрод-е среди ОЗУ разл. типов, т.к. размещено непосредственно на кристалле БИС МП.

Некоторые типы 8-ми разрядных процессоров кроме 8-ми разрядных РОН содержат 16-ти разрядные индексные регистры для организации косвенной адресации. Иногда предполагается обращение к паре 8-ми разрядных регистров, как к одному 16-ти разрядному.

М - мультиплексор – устройство, содержащее РОН с внутренней шиной МП.

SP – указатель стека – 16 разр. рег., в кот. хр-ся адрес последней занятой яч. стека.

IP – указатель команд – 16 разр. рег., в кот. хр-ся адрес последней вып-й команды.

После выборки из памяти программ очередного байта команды содержимое указателя команд увеличивается на 1.

БА, БД – буферные регистры адреса и данных – регистры с 3 состояниями, предназначенные для формирования сигнала на линиях шин адреса и шин данных.

СИД – схема инкремента и декремента – устройство, позволяющее без участия АЛУ увеличить или уменьшить на единицу содержимое одного из регистров РОН, SP или IP.

Конструктивно БИС 8-ми разрядного МП выполнено в корпусе с 40 выводами, из которых 16 приходятся на шину адреса, 8 на шину данных, 2 (или 4) на шину питания, остальные – на линии шины управления.

F₁, F₂ – входы двух не перекрывающихся последовательностей имп-ов синхронизации.

F₁

t

F₂

t

RESET – вход сигнала начальной установки (сброса).

READY – вход сигнала готовности внешнего устр-ва или памяти к обмену. Исполь-ся для организации обмена с менее быстродействующими по сравнению с МП устройствами.

WAIT – ожидание – выход сигнала подтверждения ожидания. Активный уровень (1) свидетельствует, что процессор перешел в режим ожидания и выполняет такты ожидания.

HOLD – вход сигнала запроса ПДП – выходной сигнал. Активный уровень свидетельствует о том, что процессор перевел свои шины адреса, данных и управления в 3 состояние (состояние высокого сопротивления).

HLDA – выход сигнала подтверждения ПДП.

INT – вход сигнала запроса прерывания.

INTE – выход сигнала разрешения прерывания.

DBIN – чтение. Выход сигнала (1- Н уровень) свидетельствует о том, что двунаправленная шина данных находится в режиме приема информации.

- сигнал записи. Активное состояние (0 – L уровень) этого сигнала свидетельствует о том, что двунаправленная шина данных находится в режиме выдачи информации.

SYNC – выход сигнала синхронизации (S). Высокий уровень свидетельствует о том, что по шине данных передается байт состояния, который используется для формирования некоторых управляющих сигналов.

Схемы конкретных МП отличаются количеством и обозначением регистров, а также некоторыми управляющими сигналами.

Например: в МП i8085 вместо двух сигналов F₁, F₂ используется один – синхронизации; вместо сигнала DBIN используется READ. Низкий уровень этого сигнала свидетельствует о том, что двунаправленная шина данных находится в режиме приема информации.

В МП i8085 есть дополнительный сигнал M/I-O – признак обращения к памяти (в случае логической 1) или к устройствам ввода/вывода (в случае логического 0). Этот сигнал заменяет сигнал синхронизации.

Схема работает следующим образом: при включении питания или формирования сигнала начальной установки Reset содержимое указателя команд приобретает нулевое значение и начинается машинный цикл выборки команды из памяти.

Содержимое ячейки памяти по нулевому адресу через буферный регистр данных и внутреннюю шину МП поступает в регистр команд, после этого в дешифратор команд.

В соответствии с дешифрированными кодами команд и внешними сигналами синхронизации и управления устройство управления формирует управляющие импульсы для каждой микрооперации команды.

Программной моделью МП называется совокупность программно доступных регистров (содержимое которых можно прочитать или изменить с помощью команд).

Например: в КР580ВМ80 (i8080) РОН, аккумулятор, регистр флагов, указатель стека, указатель команд, в которых хранится адрес команды.

Максимально-возможная емкость памяти с прямой адресацией определяется количеством разрядов шины адреса. Большинство 8 разрядных микропроцессоров имеют 16 разрядную шину адреса, т. е. могут адресовать 2¹⁶ = 64 кБ памяти.

Микропроцессоры с 8 разрядной шиной данных имеют 4 основных режимов адресации операндов:

- прямая адресация (второй и третий байты команды содержат адрес операнда);

- регистровая адресация – в мнемонике команды указывается регистр общего назначения, в котором находится операнд;

непосредственная адресация – во 2 и 3 байтах команды указывается 8-ми или 16 –битовый операнд;

косвенная регистровая адресация – указывается регистр или пара регистров, содержащая адрес ячейки памяти.