шпоргалка / Шпаргалка1

ПОНЯТИЯ МП. МП - техника – … техн. и пр-е средства … Арх-ра МП – функц-е возм-ти апп-х средств МП, исп-е для представл. Д, машин. операций, описан. алг-в и процессов выч-й. Арх-а объединяет апп-е и пр-е средства ВТ. .. уст-ся форматы Д и К, опр-ся сист. К и способы адресации, требов. к интерфейсам … Микроарх-ра МП – апп-я орг-ция и лог-я структура МП, конфигурация рег-ов, упр-х сх., ЗУ и связывающих их инф-х магистралей. Интерфейс – сист. св. с унифиц-ми сигналами и аппаратурой, предназн. для обмена инф-й между устми.; правила обмена инф-й, - эл-ю, лог-ю и конструкт. совместимость уст-в (сопряжение). Быстродействие. Гибкость. Мультипроцессорная сист. обр-ся объедин. нек-го к-ва МП => // обр-ка инф-и. В типичный сост. МПК вх.: БИС (1 или > ИС), БИС ОЗУ, БИС ПЗУ, БИС интерфейса или контроллеров внешн. уст-в, служебн. БИС (тактов. ген-р, рег-ры и т. д.).

В рез-те размещ. на 1 кристалле не только МП, но и памяти, лог-х сх. упр-я внешн. уст-ми, преобр-й инф-и появились однокристальные микроЭВМ (71 г). -массовым продуктом ... Микроконтроллер вытеснил ... Развитие арх-ры МК за счет размещен. на кристалле периферийных устройств, отражающих своими ф-и специфику реш. зад. ..«интегрированный Пр. (ИП)» - нов. класс однокр-х уст-в. …

КЛАС-Я МП. .. тип корпуса, кол-во источ. питан., Р рассеив., Т диапазон, возможн. ↑-я разрядн., L 1 или 0, помехоустойчивость, надежность и т.д. $ … формат обр-х Д и тип К, методы адресации, число (РОН), возможности организации и адресации стеков, емкость прямо адресуемой памяти. >-е значение имеет средства построен. сист. прерыван., построен. сист. в/в Д и развитого интерфейса.

МП классифицируются: По кол-ву БИС в МПК: К многокристальным МПК отн-т МПК с однокристальными и секционными МП. Однокристальный МП – это конструктивно законченное изделие в виде 1 БИС. …возможность ОМП ограничена аппаратными возмож-ми и ресурсами кристалла или корпуса.

В секционных МП в 1 БИС реал-ся некот. часть (секция) процессора. Микропроцессорная секция (МПС) – это БИС, - для обр-ки нескольких разрядов Д или вып-я опр-х упр-х операций.

ОМК – уст-во, вып-е в 1 корпусе БИС о сод-е все осн-е составные части МПК.

По назначению МП делятся: Универсальные МП ….; Специализированные МП –сигнальные, медийные, мультимедийные.

Транспьютеры – для организац. массовых //-х выч-й и работы в мультипроцессорных системах. Для них характерно наличие внутренней памяти, т.е. канала связи с другими БИС МП.

По способу управления - со схемным и микропрограммным упр-м (фиксированный набор К и нет).

По типу арх-ры или принципу построения различают МП с Фоннеймовской арх. и с Гарвардской арх.

По типу системы команд: CISC (с полным наб. К), …

По организац. стр-ры МП команд разл. одномагистральные микроЭВМ (уст-ва с = интерфейсом и подкл. к единой инф-ой магистрали, по кот. → коды Д, А).

Многомагистральные –…

По хар-ру времен. организац. раб. МП: синхронные – … Асинхронные –…

По количеству выполняемых программ: однопрограммные и много ...

По ширине шине Д – 16, 32, 64 разрядные, секционные.

РАСШИРЕН-Я СТР-Я СХ. С Пр. ФОН-НЕЙМОВСКОЙ АРХ-Ы

УПРОЩЕННАЯ СТРУКТУРНАЯ СХЕМА УУ

Ф-и УУ: начальная уст-ка МП, синхронизац., прерывание, согласование быстродействия модулей МПС. 4. Ф-я согласован. быстр-я модулей МПС: во вр. обслуживан. памяти и уст-в в/в, быстр-е кот. <, чем у МП, согласован. быстр-я реал-ся генерацией тактов ожидания МП. Во вр. обслуж. уст-в с > (+) быстр-м, чем у МП, исп-ся реж. ПДП.

АЛУ –комбинационная сх. на осн. сумматора, кот. сигналами с вых. УУ настраивается на вып-е опр-й арифм-й и лог-й операции. АЛУ вып-т арифм. и лог-е операции над операндами, кот. → из памяти или регистров МП.

Аккумулятор – регистр, в кот. хр-ся один из операндов. После вып-я К в аккумулятор → результат операции.

В 8-разр. МП аккум-р исп-ся во всех операциях АЛУ. В 16-разр. МП большинство К вып-ся без исп-я акк-ра (только ввод, вывод, *, /, акк-ры действ. так же, как в 8-разр. МП.

Регистры - для хран. n-разр-го двоичн. числа - n-триггеров со сх. упр-я, чтением-записью и выборки. Рег-ры сод-т внутр. память МП и исп-ся для хранен. промежуточных рез-в вычисл.

Указатель команд (программный счетчик – в микроконтроллере) (IР) - для хран. A яч. памяти, кот-я сод-т код К.

Пр-ма МП записана в виде последовательн. кодов К. Для перехода к следующей К сод-е пр-го сч-ка ↑ на 1 в момент выборки К из памяти. В конце вып-я К в сч-ке К хр-ся А следующей К.

Указатель стека SP – этот рег-р, кот. хр. А последней занятой яч. стека. Стековой памятью наз-ся обл. памяти, кот. …

Регистр команд хр. код К на протяжении всего вр. вып-я К.

Рег-р А и рег-р Д – хр. А и Д, исп-е во вр. вып-я текущей К в МП.

Рег-р состояния или регистр флагов (регистр признака) – хр. инфю о результате операции в АЛУ - несколько триггеров (1 и 0).

Упрощенная функциональная схема АЛУ

ОБОСНОВАНИЕ ВЫБОРА МИКРОПРОЦЕССОРА. 1) Встроенная система управления (ВСУ) - надежность, способность быстрого вып-я ариф-х и лог-х операций. 2) Упр-е О в реальном вр. (УРВ) – (+) производительность, защита питания и авт-й перезапуск после сбоя. 3) Упр-е приемом-передачи сообщений (ППС) - способ адресации, быстродействие. 4) Система для научно-технических расчетов -развитые средства взаим-я с пользователем, ПО яз. (+) L, развитая сист. К.

КРИТЕРИИ ВЫБ. МП. Как выч-е уст-о МП хар-ся след-ми пар-ми:

1) Разрядность обр-х Д и вып-х К; 2) Способность к наращиванию разр-ти; 3) Вр. вып-я К типа «регистр-регистр», «регистр-память»; 4) Число К; 5) Число внутр. рег-в (РОН, индексных, арифм-х, вспомогательных); 6) Возможность обеспеч. реж. прерыван.; 7) Число L прерываний; 8) Тип интерфейса; 9) Наличие и V стека; 10) V адресуемой памяти; 11) Наличие канала прямого доступа к памяти; 12) Число вх-х и вых-х шин и их разр-ть.

Как ИС: 1. Тип базовой технологии; 2. Степень интеграции эл-в; 3. Число ист-в пит., их номиналы; 4. Тип корпуса; 5. Помехоустойчивость; 6. Нагрузочн. способность; 7. Уст-ть к климат-м, радиацион., мех-м факторам; 8. Стоимость; 9. Число ИС в МПК и число ИС МПК, необх-х и достат-х для постр. 16-разр. МП.

Анализ по всем пар-м затруднителен, поэтому выб-ся > знач-е пар-ры в каждом конкретном случае, или с помощью весовых коэффициентов.

Критерий выбора	Область применения
	ВСУ	УРВ	ППС	НТР
1. Производительность		+		+
2. Развитая адресация			+	+
3. Многоуровневые прерывания	+	+
4. Развитый ввод/ввод	+	+
5. Таймер	+	+
6. Канал прямого доступа			+
7. Защита питания		+
8. Высокая надежность	+	+
9. Автоматический перезапуск после сбоя		+
10. Программное обеспечение	+			+
11. Средства взаимодействия с пользователем				+

Выбор МП для конкретной обл. прим. проводится ориентировочно, н-р с учетом весовых коэф-в.

Критерий выбора	Весовой коэф., %	Диапазон пар-в	Бал значим-ти
Разрядность данных	20,0	4;8 16 32	1 2 4
Эффективность сист. К	15,0	(-) средний. (+)	1 2 4
Число уровней приоритетных прерываний	10,0	до 8 16-32 64 и >	1 2 4
Время реакции на прерывание (мс)	13,0	> 10 1-10 < 1	1 2 4
Аппаратные арифметические расширители	10,0	нет ср. (+)	1 2 4
Критерий выбора	Весовой коэф., %	Диапазон пар-в	Бал значим-ти
Число индексных регистров	12,0	до 8 16-32 > 64	1 2 4
Емкость памяти, кВ	10,0	менее 16 16-64 более 64	1 2 4
Цикл памяти (мс)	10,0	более 2 1-2 менее 1	1 2 4

По Д табл. можно получить числовую оценку в баллах аппар-х средств.

Q_Ц = , Б_i – бал знач-и; i – критерий выбора; _i – весовой коэф; О_Ц – оценка.

Все сист. могут быть оценены промежуточным знач. баллов. Сопоставление числ-го значен. этой оценки с граничным знач. позволит выбрать сов-ть пар-в сист.

ОДНОКРИСТАЛЬНЫЕ МИКРОПРОЦЕССОРЫ. Однокристальный восьмиразрядный процессор.

READY – вх. сигнала готовн. вн-го уст-ва или памяти к обмену. Исп-ся для организац. обмена с < быстрод-ми уст-ми. WAIT – ожидание – вых. сигнала подтверждения ожидан.. Активный уровень (1) свидетельствует, что Пр → в реж. ожидан. и вып-т такты ожидан. HOLD – вх. сигн. запроса ПДП. Активный L – Пр перевел свои шины А, Д и упр-я в 3 сост-е (сост-е (+) R). HLDA – вых. сигн. подтвержден. ПДП. INT – вх. сигн. запроса прерывания. INTE – вых. сигн. разрешен. прерыван. DBIN – чтение. Вых.сигн.(1- Н уровень) - шина Д нах-я в реж. приема инф-и. - сигн. записи. Активное сост. (0 – L уровень) - шина Д нах-я в реж. выдачи инф-и. SYNC – вых. сигн. синхр-ции (S). (+) L - по шине Д → байт сост-я, кот. исп-я для формир-я некот. упр-х сигналов.

В МП i8085 вместо 2 сигн. F₁, F₂ исп-я 1 – синхронизации; вместо сигн. DBIN исп-я READ. (-) L этого сигн. - шина Д нах-я в реж. приема инф-и. Есть дополн-й сигн. M/I-O – признак обращен. к памяти (в случае лог-й 1) или к устройствам в/в (0). Этот сигн. заменяет сигн. синхронизации.

Программной моделью МП называется сов-ть пр-но доступных рег-в (содержим. кот. можно прочитать или изм-ть с помощью К). Н-р: в КР580ВМ80 (i8080) РОН, аккумулятор, рег-р флагов, указатель стека, указатель К, в кот. хр-ся А К-ы.

Max-возможн. емкость памяти с прямой адресацией опр-ся кол-м разрядов ША. >-во 8 разр. МП имеют 16 разр. ША, т. е. могут адресовать 2¹⁶ = 64 кБ памяти.

МП с 8 разр. ШД имеют 4 основных режимов адресации операндов: прямая адресация (2-й и 3-й байты К сод-т А операнда); регистровая -//- – в мнемонике К указыв-я РОН, в кот. хр-ся операнд; непосредственная -//- – во 2 и 3 байтах К указыв-я 8-ми или 16 –битовый операнд; косвенная регистровая -//- – указыв-я рег-р или пара рег-в, сод-я Ф яч. памяти.

ОРГАНИЗАЦИЯ ВВОДА/ВЫВОДА. 8-ми разр. МП имеет возможность передать или принять Д из внеш. уст-в в/в. Уст-а в/в соед-я с SB с исп. портов в/в - 8 разр. рег-ы со сх-и выборки и упр-я чтения-записи. Кол-о уст-в опр-я разр-ю А портов. При 8 разр. А возможно обращение к 2⁸ = 256 портам в/в. В кач-ве портов могут быть исп-ы буф-е рег-ы КР580ИР82, КР589ИР12 или КР580ВВ55

В/в Д м.б. двумя способами: 1) С исп-м отд-го адресного пр-ва; 2) С исп-м общего с памятью пр-ва. 1-й способ разрешает вып-ть в/в по К. Исп-е 2-го способа предусматр. расположение А портов в общ. с памятью адресном пр-ве. При этом обращен. к портам не отл-ся от операции обращен. к памяти.