
- •Составитель: Валерий Анатольевич Засов
- •Рецензенты: генеральный директор научно-производственного центра «Информационные и транспортные системы», д.Т.Н., профессор с.В. Архангельский
- •Оглавление
- •1.Принципы организации классической эвм
- •2.Структурная организация процессора
- •3.Принципы организации и программирование
- •4.Принципы организации и программирование
- •5.Структурная организация современных
- •Приложение 1.Список основных команд микропроцессора i8080
- •1.Принципы организации классической эвм и определение микропроцессорной системы
- •1.1.Принципы организации эвм Дж. Фон-Неймана
- •1.2.Определение микропроцессора и микропроцессорной системы
- •1.3.Понятие архитектуры микропроцессорной системы
- •1.4.Структура типовой микропроцессорной системы
- •1.4. Командный цикл и его фазы
- •Контрольные вопросы и задания
- •2.2.Устойство управления с аппаратной логикой
- •2.3.Устройство управления с программируемой логикой
- •2.4.Функция и структура арифметико-логического устройства
- •2.5.Система команд процессора и способы адресации
- •Контрольные вопросы и задания
- •3.Принципы организации и программирование
- •3.1.Структурная схема 8-разрядного микропроцессора
- •3.2.Программная модель 8-разрядной микропроцессорной системы
- •3.3. Способы адресации данных в 8-разрядной микропроцессорной системе
- •3.4.Программирование на ассемблере 8-разрядного микропроцессора
- •3.5. Инструментальные средства разработки и отладки программ для 8-разрядных микропроцессоров
- •3.6. Пример решения задачи
- •3.7.Функциональная схема ядра 8-разрядной микропроцессорной системы
- •Контрольные вопросы
- •4. Принципы организации и программирование
- •4.1. Структурная схема микропроцессоров семейства i8086/8088
- •4.2.Функциональная схема центрального процессора на базе микропроцессора i8086/8088
- •Типы циклов шины мп i8086/8088 Таблица 4.2.
- •4.3. Конвейерный метод выполнения команд и направления его развития
- •4.4. Сегментная организация памяти и ее эволюция
- •4.5.Адресное пространство ввода – вывода
- •4.6.Программная модель микропроцессоров i8086/8088 и способы адресации
- •4.7. Описание системы команд 16-разрядного микропроцессора
- •4.8. Основные элементы программ на языке Турбо ассемблер
- •Контрольные вопросы и задания
- •5.Структурная организация современных микропроцессоров
- •5.1.Структура микропроцессора Intel Pentium 4
- •5.2.Структура микропроцессора amd Athlon
- •5.3.Гиперпотоковая технология организации вычислений
- •5.4.Эффективность многоядерной архитектуры микропроцессоров
- •5.5.Регистровые структуры 32-разрядных микропроцессоров
- •5.6.Регистровые структуры 64-разрядных микропроцессоров
- •5.7.Обобщенный формат команд и типы данных
- •Контрольные вопросы и задания
- •6. Организация памяти в микропроцессорных
- •Системах
- •6.1.Назначение, основные параметры и классификация видов памяти
- •6.2. Иерархическая структура памяти мс
- •6.3. Оперативные запоминающие устройства
- •6.4. Постоянные запоминающие устройства
- •7. Интерфейсы микропроцессорных систем
- •7.1. Назначение и функции интерфейсов
- •7.2. Принципы организации и классификация интерфейсов
- •7.3. Система интерфейсов компьютера
- •8.Способы обмена информацией между устройствами микропроцессорной системы
- •8.1. Программно – управляемый обмен и прямой доступ к памяти
- •8.2. Организация прерываний в мс
- •8.3. Циклы шины
- •9. Программируемый периферийный адаптер
- •9.1. Назначение, структурная схема и режимы работы программируемого периферийного адаптера
- •9.2. Управление работой программируемого периферийного адаптера
- •9.3. Примеры программирования периферийного адаптера
- •Признак pc7-pc4
- •Канал а Канал в
- •Контрольные вопросы и задания
- •10. Программируемый интервальный таймер.
- •Организация счета времени и событий
- •10.1.Назначение, структурная схема и программирование таймера.
- •10.2.Режимы работы таймера
- •10.3. Примеры программирования таймера
- •10.4. Организация счета времени и событий в мс
- •Контрольные вопросы и задания
- •Рассмотрим основные блоки программируемого связного адаптера.
- •11.2. Режимы работы связного адаптера
- •11.3. Управление работой и программирование связного адаптера
- •9.4. Особенности программирования асинхронных адаптеров коммуникационных портов компьютеров
- •11.5. Организация обмена между компьютерами по интерфейсу rs-232с
- •Контрольные вопросы и задания
- •Б иблиографический список
- •Список основных команд микропроцессора i8080
- •Список основных команд микропроцессора i8086/8088 и директивы языка Турбо Ассемблер
- •Основные директивы (псевдокоманды) языка
- •Турбо Ассемблер (tasm)
- •Типы символов в tasm
- •Команды передачи данных
- •Арифметические команды
- •Логические команды и команды сдвигов
- •Строковые или цепочечные команды
- •Команды передачи управления
- •Коды условий перехода (сс)
- •Команды управления микропроцессором
8.3. Циклы шины
Процесс
обмена по шине выполняется циклами.
Программно–управляемый обмен реализуется
циклами четырех типов: цикл записи в
память, цикл чтения из памяти, цикл
записи в устройство ввода-вывода, цикл
чтения из устройства ввода-вывода.
Устройства сопряжения обычно проектируются
как устройства ввода-вывода, поэтому
рассмотрим временные диаграммы для
этого случая (см рис.8.6.). Циклы начинаются
с задания МП адреса на линиях SA0,..SA15
и сигнала SBHE.
Далее следуют собственно команды чтения
(
)
или записи (
),
по которым производится ввод или вывод
данных SD0,..,SD15.
Если устройство сопряжения не успевает
выполнить команду в темпе шины, оно
может приостановить завершение цикла
низким уровнем сигнала IO
CH
RDY
за счет формирования тактов ожидания
TW.
Помимо циклов программно-управляемого
обмена на шине могут выполняться циклы
ПДП, а также специальные циклы регенерации
памяти.
9. Программируемый периферийный адаптер
9.1. Назначение, структурная схема и режимы работы программируемого периферийного адаптера
П
рограммируемый
периферийный адаптер – ППА (Programmed
Peripheral
Adapter
- PPA)
является программируемым устройством,
предназначенным для ввода-вывода
цифровой информации, представленной
параллельным кодом. ППА применяется
как элемент ввода-вывода общего
назначения, сопрягающий различные типы
периферийных устройств (ПУ) с магистралью
данных микропроцессорных систем.
Например, в компьютере ППА используется
как LPT-порт.
ППА будем изучать на примере БИС i8255
(КР580ВВ55) /5,10/, структурная схема которой
приведена на рис.9.1.
Буфер данных связывает ППА с системной шиной данных. Универсальный блок управления чтением и записью обеспечивает управление передачами в/из ППА слов данных DW (data word), управляющих слов CW (control word). Порт А и порт В (РА,РВ) являются двунаправленными 8-разрядными портами. Порт С (РС) состоит из двух групп РС(7-4) и РС(3-0), каждая из которых является двунаправленным 4-разрядным портом.
Устройство управления группой А вырабатывает сигналы управления каналом А (РА) и старшими разрядами канала С[РС(7-4)]. Устройство управления группой В вырабатывает сигналы управления каналом В (РВ) и младшими разрядами канала С[РС(3-0)].
Регистр управляющего слова хранит 8-разрядное управляющее слово CW, задающее режимы работы блоков ППА.
Адаптер поддерживает три режима работы портов.
В режиме 0 обеспечивается однонаправленный ввод или вывод (ВВ) без квитирования (синхронный обмен). Этот режим применим к любому из портов РА, РВ, РС.
В режиме 1 обеспечивается однонаправленный ВВ с квитированием (асинхронный обмен). Этот режим применим к портам РА и РВ.
В режиме 2 обеспечивается двунаправленный ВВ с квитированием. Это режим применим только для канала РА.
9.2. Управление работой программируемого периферийного адаптера
Управление
обменом информацией между центральным
процессором – ЦП, с одной стороны,
портами РА, РВ, РС, регистром управляющего
слова ППА, с другой, осуществляется
сигналами АО, A1,
,
,
,
формируемыми системной шиной. При выводе
данные и управляющие слова CW
записываются из аккумулятора ЦП в ППА,
при вводе – данные считываются из ППА
в аккумулятор ЦП. Операции чтения-записи
(ввода-вывода) производятся командами
IN PORT или OUT PORT соответственно.
Сигнал
служит для выбора интегральной схемы
ППА. На соответствующий вход ППА этот
сигнал поступает как результат дешифрации
старших разрядов А7 – А2 адреса адаптера.
Вход RESET служит для аппаратного сброса всех внутренних регистров адаптера в исходное (нулевое) состояние. Настройка ППА выполняется программно с помощью управляющих слов двух видов:
MS (mode selection) – с его помощью устанавливается режим работы каждого канала ППА;
BSR (bit set/reset) – с помощью этого слова устанавливаются и сбрасываются отдельные разряды порта РС(7-0), что необходимо для организации шины управления ПУ. На рис.9.2 и рис.9.3 приведены форматы управляющих слов BSR и MS.