20. Реверсивный регистр на d-триггерах

Реверсивный регистр

Осуществляет сдвиг влево на один разряд L₁ под действием микрооперации y₁. Данные микрооперации несовместимы и выполняются в разный момент времени. Элемент DD1,DD2,DD3 выполняют функции коммутаторов и включается в зависимости от y₁ или y₂ в отсутствии этих операций, регистр хранит данные. При появление одной из этих операций триггеры воспринимают состояние тактирующего сигнала через DD4. Именно этот элемент управляет синхровходом каждого триггера и обеспечивает работу D – входа, который воспринимает состояние разрядов рядом стоящих триггеров при сдвиге. Запись чисел осуществляет через установочные входы (не С) перед записью регистр обнуляется микрооперацией y₃=0

Триггеры осуществляют хранение информации, запись, обнуление регистра перед записью сдвиг влево, правый сдвиг. Элементы DD1,DD2,DD3 выполняют роль коммутаторов. Элемент DD4 управляет синхровходом каждого триггера .

При наличии одной из операций y₁ или у₂ тактовые импульсы поступают на синхровход и в зависимости от микрооперации y₁ или y₂ сдвигают число влево или вправо. Сдвиг циклический. Информация с крайнего триггера поступает на вход другого крайнего триггера пи этом, число не теряется, что позволяет сдвигать его без искажения. В начале y₃ регистр обнуляется, затем через установленные входы (не S) каждого триггера осуществляется запись числа, аналогичная записи счётчика, рассмотренного ранее (см. схем реверсивного счётчика)

21. Сумматоры, одноразрядный сумматор

Тема: Сумматоры

Сумматорами называются устройства, осуществляющие сложение двоичных чисел, т.е. выполняющих операцию сложения.

SM(7,0)=X(7,0) +Y(7,0) – для однобайтового сумматора.

Сложим число:

мл

ст

При сложении чисел в сумматоре участвуют одноименные разряды:

P_i-1 i=0,7

₊ х_i х_i – цифра операнда х

y_i y_i – цифра операнда y

z_j z_j – сумма

Одноразрядный сумматор.

Схема одноразрядного сумматора может быть построена на логике вычисления одноименных i-x разрядов. При этом таблица истинности примет вид:

xi	yi	Pi-1	zi	Pi
0 0 0 0 1 1 1 1 входы	0 0 1 1 0 0 1 1	0 1 0 1 0 1 0 1	0 1 1 0 1 0 0 1 выходы	0 0 0 1 0 1 1 1

z_i=_iip_i-1+_iy_ii-1+x_iip_i-1+x_iy_ip_i-1

P_i=_iy_ip_i-1+x_iii-1+x_iy_ii-1+x_iy_ip_i-1

	00	01	11	10
0 1		1	1 1	1

Pi=x_iy_i+x_ip_i-1+y_ip_i-1

СХЕМА СУММАТОРА:

Построить схему в базисе {И,ИЛИ,НЕ}

Одноразрядные сумматоры применяются редко, иногда в схемах последовательного сложения чисел. При этом используются сдвигающие регистры и путем разрядного сложения, результат остается в одном из регистров.

Время сложения: t_SM ≈ τ_SMn + τ_сдn

τ_SM – время задержки

τ_сд – время сдвига числа

n - число разрядов

С целью сокращения времени суммирования используются многоразрядные сумматоры (параллельные сумматоры).