17. Суммирующие и вычитающие счетчики

Вычитающий счётчик

Сn	Q2	Q1	Q0
0	0	0	0
1	1	1	1
2	1	1	0
3	1	0	1
4	1	0	0
5	0	1	1
6	0	1	0
7	0	0	1
8	0	0	0

Вычитающий счётчик осуществляет операции уменьшения его содержимого на 1. При этом, единица вычитается из младшего разряда Q₀ и в случае нуля происходит замещение из более старших разрядов.

Трехразрядный счётчик имеет в состоянии и при появлении 8-ого выч. Импульса счётчик приносит исходное пополнение.

Получить выч. счётчик на Т-триггеры весьма просто. В этом случае связь между младшими и старшими разрядами осуществляется через инверсию выхода

18. Реверсивные счетчики

Реверсивный счётчик

Реверсивные счётчики позволяют осуществлять 2 независимые операции: добавления единицы или вычитание единицы. Счётчики обычно синхронные. Состояние тактируется тактовыми импульсами. Имеет дополнительные операции, установки исходного состояния

М/o

у₁ уст”0”

У₂ чтение

у₃ СТ+1

у₄ СТ-1

у₅ запись

Схема состоит из T₀,T₁ и Т₂ которые срабатывают на задний фронт.

В результате, синхровход С функционирует по законам Т-триггеров

Элементы DD4,DD5,DD6 считаются, как 2х 2u или и используются как

коммутаторы при операциях сложения/вычитания и запускаются одновременно.

В случае, если y₃=1 путем коммутации прямых связей от триггеров с младших разрядов к старшим образуется суммирующий счётчик, который начинает суммировать тактовые импульса. Счётчик имеет последовательные связи и выполняет функции с последовательным переносом. При отсутствии y₃ и появлении y₄ осуществляется через элементы RS- триггеры требуют парафазной передачи.

19. Регистры, сдвигающие регистры

Сдвигающие Регистры

Для выполнения операций умножения,деления, сложения необходим сдвиг числа влево или вправо.

L₁,L₂ – сдвиг влево

R₁,R₂ – сдвиг вправо (на 1 разряд, на 2)

0 1 1 0 1

↓

←1 0 1 0 1 0 ↓ - арифметический сдвиг влево

0→0 1 0 1 0 → арифметический сдвиг вправо.

Сдвиг в сторону старших разрядов это сдвиг влево.

Программист размещает число в регистре и может осуществлять или сдвиг вправо , или сдвиг влево

Недостаток арифметического сдвига – потеря знающих разрядов.

С целью сохранения знающих цифр осуществляется циклический сдвиг.

При циклическом сдвиге числа если постоянно сдвигать число, то регистр будет динамическим.

Данный регистр имеет последовательный ввод чисел и параллельный вывод данных в И/Д. И/Д объединяет провода (рисуется 2мм, излом 45^∘,8мм)

И/Д двусторонняя (информация течёт туда/обратно) и имеет 3 состояния:

1)передача

2)приём

3) отключена

Регистр состоит из трех разрядов.

Старший разряд обозначается как Q₂(2²),далее Q₁(2¹) и Q₀(2⁰)

Разряд 2- старший, 0 – младший .

При выполнении регистра триггеры устанавливаются в произвольное состояние.Поэтому, что бы знать исходные состояния регистры, как и счётчики обнуляют через установочный вход R.

Однако, если предположить, что запись будет осуществлена, то можно не обнулять регистр. Запись осуществляется по микрооперации y₁

Если x_i=1, то открывается DD1.С приходом синхросигнала (или микрооперации у₁) первый триггер устанавливает значение x₀.

Число х- трехразрядное. Подается на вход регистра за 3 такта.

Сначала Х₀ записывается в Т_2, затем Х₀ записывается в Т₀, Х₁ в Т₁ и Х₂ в Т₂. Т.о. в режиме записи за три такта число записывается в регистр и при необходимости может быть считано параллельно с шиной данных чере конъюнктуры DD3,DD4,DD5 с приходом y₂ на провод 4.

Парафазный ввод информации упрощает регистры, но увеличивает время на ввод информации.

Для повышения работы регистров требуется высокая частота синхронизации .

При последовательном вводе числа из регистра сдвигаются. Это позволяет обнулять регистр. В данной схеме приведены одноступенчатые регистры, поэтому невозможно совершить одновременно и ввод и вывод. Время срабатывания одного триггера в 2 раза меньше чем у двухступенчатых.

Недостаток – значительные затраты оборудования из за организации 2-х проводной передачи