- •Аналоговые и цифровые сигналы
- •Элементы цифровой вычислительной техники
- •Синтез комбинационных схем
- •Сднф, скнф
- •Выбор базиса
- •Методы минимизации. Минимизация системы уравнений в заданном базисе с использованием карт Карно
- •Сложность схемы по Квайну
- •Расчет быстродействия схемы
- •Транзисторно-транзитивная логика
- •Дешифратор. Виды дешифраторов
- •Синхронизированный rs-триггер
- •Синхронный d-триггер
- •Jk-триггер
- •Т-триггер
- •Закон функционирования триггера
- •Суммирующие и вычитающие счетчики
- •Реверсивные счетчики
- •Регистры, сдвигающие регистры
- •Реверсивный регистр на d-триггерах
- •Сумматоры, одноразрядный сумматор
- •Параллельный сумматор с последовательным переносом
- •Сумматор с параллельным переносом
- •Мультиплексоры
- •Демультиплексоры
- •Шифратор
- •Программируемая логическая матрица
- •Управляющие цифровые автоматы
- •Микропроцессоры
- •Основные микрооперации операционного блока
- •Содержательная, закодированная, отмеченная граф-схема алгоритмов
- •Синтез управляющих автоматов
- •Микропрограммные автоматы с программированной логикой
- •Синтез автоматов с программируемой логикой
- •Кодирование адресной части, мпа
- •Кодирование постоянного запоминающего устройства. Кодирование микрокоманды с естественной адресацией
- •Построение функциональной схемы
- •Операционные усилители
- •Обратные связи в усилительных устройствах
- •Усилительные каскады переменного и постоянного тока
- •Вторичные источники питания
- •Решающие усилители
- •Частотные и переходные характеристики
- •Схемы замещения полупроводниковых приборов
- •Активные фильтры
- •Аналоговые компараторы напряжений
- •Аналоговые ключи и коммутаторы
- •Источники эталонного напряжения и тока
Параллельный сумматор с последовательным переносом
Параллельный сумматор с последовательным
переносом.
Сумматоры строятся на одноразрядных сумматорах, число которых равно n. На вход каждого разряда с шины поступают одноименные разряды чисел х и у. С выходом каждого разряда передается перенос в старшие разряды. Результат операции передается в ШД одновременно с подачей чисел (комбинационный сумматор) или накапливается в регистре на хранение или последующее сложение (накопительный сумматор). Иногда сами одноразрядные сумматоры строят на Т – триггерах. В этом случае регистры не требуются и каждый разряд тоже является накопительным.
Схема n-разрядного сумматора:
2n
2n-1
3n
2n-2
2n-3
3n-1
1
3
2n-2
2
1
2n+1
1
2
Pi-1
1
2
Pi-1
1
2
Pi-1
1
2
Pi-1
0
1
n-2
n-1
SM
SM
SM
SM
“0”
![]()
Сумматор с параллельным переносом
Тема: Сумматоры с параллельным переносом
Сумматоры с параллельным переносом – сумматоры, в которых сложение выполняется как поразрядная операция. Применяются в устройствах с высоким быстродействием микроопераций сложения. При этом стараются перенос вычислять с каждым разрядом сумматора, для этого строят дополнительные комбинационные схемы, вычисляющие перенос.
Идея построения этих устройств осуществляется на основе уравнений переносов из предыдущих разрядов:
![]()
![]()
![]()

![]()
Эти уравнения позволяют избавиться от переноса из предыдущих разрядов. Одновременно с подачей чисел вычисляется значение суммы в каждом разряде почти одновременно.
1 SM S
2
Pi-1
p
Z2
y2
x2




КС
x1
шина
результатов


y1
x0
y0
x1
1 SM S
2
Pi-1
p


Z1
y1
x0
КС

y0
SM
1 S
2
Pi-1
p


Z0
x0
y0




шина
чисел х, у
Рис 10.1
X=xn xn-1… x1 x0
Y=yn yn-1… y1 y0
Сумматоры с параллельным переносом часто используются внутри группы большого сумматора.
Недостатком этих сумматоров является то, что с увеличением разрядности параллельного переноса возрастает число элементов и при ограниченном числе входов элементов конъюнкции/дизъюнкции вычисляется последовательно. В результате увеличивается задержка на вычисление переноса и быстродействие падает. Поэтому затраты оборудования на построение сумматора такого типа, особенно при большом числе разрядов, настолько велик, что в чистом виде он практически не находит применения. Принцип параллельного формирования переноса более правильно использовать в сумматорах с групповым переносом.
Мультиплексоры
Тема: Мультиплексоры
(коммутаторы)
Мультиплексоры – это цифровое устройство, которое осуществляет коммутацию с нескольких информационных шин в одну шину.
На рис. 10.2,а показано символическое изображение мультиплексора с четырьмя информационными входами, на рис. 10.2,б приведена его принципиальная схема.

а)

б)
Рис. 10.2
Мультиплексор имеет четыре информационных входа, каждый из которых представляет собой одноразрядную шину. В определенный момент времени одну из шин требуется коммутировать на выход D. Коммутация осуществляется подачей адреса на входы А0, А1. В зависимости от этого кода дешифратор DD6 формирует управляющий сигнал на выходах 0,1,2,3 и подключает соответствующий элемент И, который передает состояние входной шины на элемент ИЛИ – DD5.
