- •1. Двоичные сигналы в цифровой технике
- •2. Интегральные технологии
- •3. Переключательные схемы. Логические элементы и (and), или (or), не (not)
- •4. Переключательные схемы. Логические элементы и-не (nand) или-не (nor) исключающее или (xor), эквивалентность (xnor), буфер
- •5. Ассоциативность функций и (and), или (or), и-не (nand) или-не (nor), xor, xnor.
- •6. Степени интеграции микросхем. Позитивная и негативная логика
- •7. Операции кубического исчисления конъюнкция (and), дизъюнкция (or), исключающее или (xor)
- •8. Операции кубического исчисления пересечение, объединение и дополнение
- •9. Кубические покрытия элементов и (and), или (or), и-не (nand) или-не (nor), xor, xnor (доделать!!!)
- •10. Два подхода в минимизации систем булевых функций
- •11. Автоматизация проектирования
- •12. Сумматоры
- •13. Мультиплексоры
- •14. Демультиплексоры
- •15. Дешифраторы
- •16. Шифраторы
- •17. Программируемые логические матрицы (плм или pla)
- •18. Программируемая матричная логика (пмл или pal)
- •19. Универсальные логические модули на основе мультиплексоров (lut)
- •20. Асинхронные триггеры: rs-триггер, r*s*-триггер
- •21. Асинхронные триггеры: jk-триггер, j*k*-триггер
- •22. Асинхронные триггеры: d-триггер, vd-триггер, т-триггер
- •23. Синхронные триггеры
- •24. Одноступенчатые и двухступенчатые триггеры
- •25. Параллельные регистры. Последовательные регистры
- •26. Последовательно-параллельные регистры
- •27. Синтез триггеров на базе других триггеров (доделать!!!)
- •28. Определение абстрактного цифрового автомата
- •29. Автомат Мили
- •30. Автомат Мура
- •32. Задание автомата графом переходов
- •33. Табличный способ задания автоматов
- •34. Автоматная лента
- •35. Задание автомата деревом функционирования
- •36. Матричный способ представления автомата
- •37. Алгоритм трансформации автомата Мура в автомат Мили
- •38. Алгоритм перехода от автомата Мили к автомату Мура
- •39. Концепция операционного и управляющего автомата
- •40. Принцип микропрограммного управления
- •41. Содержательные и закодированные гса
- •42. Канонический метод структурного синтеза сложного цифрового автомат
- •43. Канонический метод синтеза микропрограммных автоматов Мили
- •44. Кодирование состояний автоматов с целью минимизации аппаратурных затрат
- •45. Противогоночное кодирование состояний автоматов. Кодирование состояний автоматов, реализуемых на плис
- •46. Канонический метод синтеза микропрограммных автоматов Мура
- •47. Vhdl-модель управляющего автомата Мили
- •48. Vhdl-модель управляющего автомата Мура
- •49. Vhdl-модель операционного автомата
- •50. Синтез канонической структуры операционного автомата
- •51. Характеристики операционного автомата. Явление гонок в операционных автоматах
- •52. Эквивалентные операции и обобщенный оператор
- •53. Операционный автомат типа I
- •54. Операционный автомат типа м
- •55. Оа типа im с параллельной комбинационной частью
- •56. Оа типа im с последовательной комбинационной частью
- •57. Операционный автомат типа s
- •58. Дребезг механических переключателей и метод его устранения
- •59. Делитель частоты
6. Степени интеграции микросхем. Позитивная и негативная логика
Интегральные схемы часто классифицируются в соответствии со сложностью, измеряемой числом вентилей, упакованных в одном корпусе. ИС могут содержать несколько, десятки, сотни, тысячи и сотни тысяч вентилей. В связи с этим существует следующее разделение ИС по группам.
ИС малой степени интеграции (МИС) – Small-scale integration (SSI) содержит несколько независимых вентилей, упакованных в одном корпусе. Входы и выходы вентилей связаны непосредственно с выводами микросхемы. Количество выводов обычно немногим более 10.
ИС средней степени интеграции (СИС) – Medium-sale integration (MSI) содержит от 10 до 100 вентилей в одном корпусе. Они обычно выполняю специфические элементарные операции, такие как операции декодеров, мультиплексоров, сумматоров. Это могут быть также триггеры, регистры, счетчики.
ИС большой степени интеграции (БИС) – Large-scale integration (LSI) содержат от 100 до нескольких тысяч вентилей. Это процессоры, микроконтроллеры, микросхемы памяти, программируемые логические устройства.
ИС сверх большой степени интеграции (СБИС) – Very large-scale integration (VLSI) содержат от тысяч до сотен тысяч вентилей. Это большие матрицы памяти, системы на кристаллах. Благодаря маленьким размерам и низкой стоимости, СБИС схемы совершили революцию в технологии проектирования компьютерных систем.
На рис. 3.37 приведены примеры микросхем МИС, выполненных по ТТЛ технологии. Часто используют обозначения микросхем по ее содержимому, например: для микросхемы типа 7404 – 6×1НЕ (6 инверторов в одном корпусе), для микросхемы типа 7400 – 4×2И-НЕ (4 двухвходовых элемента И-НЕ).
Рисунок 2.37 – Примеры микросхем МИС, выполненных по ТТЛ-технологии
На рис. 3.38 приведены примеры микросхем МИС, выполненных по КМОП-технологии.
Рисунок 2.38 – Примеры микросхем МИС, выполненных по КМОП-технологии
МИС и СИС схемы до сих пор производятся и используются, например, для обвязки микроконтроллеров (обвязка – внешняя вспомогательная схема, например, мультиплексор, позволяющий записывать в различные устройства адрес и данные, снимаемые с одних и тех же выходов микроконтроллера).
Здесь можно упомянуть еще об одном критерии оценки аппаратурных затрат. Это К – число корпусов. Используется данный критерий для оценки аппаратурных затрат для схем МИС и СИС. Располагаясь на плате, эти схемы занимают определенную часть ее площади. Чем меньше часть, занимаемая этими схемами, тем дешевле устройство. Для оценки аппаратурных затрат БИС и СБИС схем используется уже рассмотренный критерий Квайна Cb.
Позитивная и негативная логика
До сих пор мы рассматривали позитивную логику, когда высокому уровню напряжения H соответствует логическая 1, низкому уровню напряжения L соответствует логический 0. Использование низкого уровня L для представления логической 1, а высокого уровня H для представления логического 0 определяет негативную логику (рис. 2.39).
Рисунок 2.39 – Негативная и позитивная логика
Термин позитивная и негативная логика несколько обманчивы, поскольку оба сигнала могут быть позитивными или негативными
Далее мы не будем более касаться негативной логики и будем все рассматривать с точки зрения позитивной логики.
Рассмотрим ТТЛ вентиль как на рис. 2.40
Рисунок 2.40 – ТТЛ вентиль позитивной логики
Это описание физического поведения вентиля, когда H=3.5 В, а L=0 В. Таблица истинности этого вентиля предполагает позитивную логику, т.е Н=1, L=0. Очевидно, что это вентиль И (рис. 2.41).
Рисунок 2.41 – ТТЛ вентиль И позитивной логики
Для перехода к негативной логике (т.е Н=0, L=1) вентиля (рис. 2.40), необходимо заменить в таблице истинности 0 на 1, 1 на 0, а функцию на двойственную ей (в данном случае это функция ИЛИ). Т.е. такой вентиль интерпретируется как вентиль И в позитивной логике или как вентиль ИЛИ в негативной (рис. 2.42).
Рисунок 2.42 – ТТЛ вентиль ИЛИ негативной логики
Маленькие треугольники на входах и выходах вентиля говорит о том, что подразумевается негативная логика.