
- •1. Двоичные сигналы в цифровой технике
- •2. Интегральные технологии
- •3. Переключательные схемы. Логические элементы и (and), или (or), не (not)
- •4. Переключательные схемы. Логические элементы и-не (nand) или-не (nor) исключающее или (xor), эквивалентность (xnor), буфер
- •5. Ассоциативность функций и (and), или (or), и-не (nand) или-не (nor), xor, xnor.
- •6. Степени интеграции микросхем. Позитивная и негативная логика
- •7. Операции кубического исчисления конъюнкция (and), дизъюнкция (or), исключающее или (xor)
- •8. Операции кубического исчисления пересечение, объединение и дополнение
- •9. Кубические покрытия элементов и (and), или (or), и-не (nand) или-не (nor), xor, xnor (доделать!!!)
- •10. Два подхода в минимизации систем булевых функций
- •11. Автоматизация проектирования
- •12. Сумматоры
- •13. Мультиплексоры
- •14. Демультиплексоры
- •15. Дешифраторы
- •16. Шифраторы
- •17. Программируемые логические матрицы (плм или pla)
- •18. Программируемая матричная логика (пмл или pal)
- •19. Универсальные логические модули на основе мультиплексоров (lut)
- •20. Асинхронные триггеры: rs-триггер, r*s*-триггер
- •21. Асинхронные триггеры: jk-триггер, j*k*-триггер
- •22. Асинхронные триггеры: d-триггер, vd-триггер, т-триггер
- •23. Синхронные триггеры
- •24. Одноступенчатые и двухступенчатые триггеры
- •25. Параллельные регистры. Последовательные регистры
- •26. Последовательно-параллельные регистры
- •27. Синтез триггеров на базе других триггеров (доделать!!!)
- •28. Определение абстрактного цифрового автомата
- •29. Автомат Мили
- •30. Автомат Мура
- •32. Задание автомата графом переходов
- •33. Табличный способ задания автоматов
- •34. Автоматная лента
- •35. Задание автомата деревом функционирования
- •36. Матричный способ представления автомата
- •37. Алгоритм трансформации автомата Мура в автомат Мили
- •38. Алгоритм перехода от автомата Мили к автомату Мура
- •39. Концепция операционного и управляющего автомата
- •40. Принцип микропрограммного управления
- •41. Содержательные и закодированные гса
- •42. Канонический метод структурного синтеза сложного цифрового автомат
- •43. Канонический метод синтеза микропрограммных автоматов Мили
- •44. Кодирование состояний автоматов с целью минимизации аппаратурных затрат
- •45. Противогоночное кодирование состояний автоматов. Кодирование состояний автоматов, реализуемых на плис
- •46. Канонический метод синтеза микропрограммных автоматов Мура
- •47. Vhdl-модель управляющего автомата Мили
- •48. Vhdl-модель управляющего автомата Мура
- •49. Vhdl-модель операционного автомата
- •50. Синтез канонической структуры операционного автомата
- •51. Характеристики операционного автомата. Явление гонок в операционных автоматах
- •52. Эквивалентные операции и обобщенный оператор
- •53. Операционный автомат типа I
- •54. Операционный автомат типа м
- •55. Оа типа im с параллельной комбинационной частью
- •56. Оа типа im с последовательной комбинационной частью
- •57. Операционный автомат типа s
- •58. Дребезг механических переключателей и метод его устранения
- •59. Делитель частоты
24. Одноступенчатые и двухступенчатые триггеры
Все триггеры, которые были рассмотрены до сих пор, являются одноступенчатыми. Двухступенчатые триггеры имеют два элемента памяти, соединенные последовательно. Запись информации в них выполняется последовательно. Такая последовательность триггеров называется MS-структурой (Master-Slave (Мастер-Помощник)) или просто MS-триггерами. В условных обозначениях MS-триггеры обозначаются двумя буквами ТТ (рис.3.25).
Рисунок 3.25 – Условные обозначения двухступенчатых RS-триггеров
Функциональные свойства схемы задаются первым триггером, а второй триггер, как правило, обычный синхронный RS-триггер. Двухступенчатые триггеры могут управлять двумя синхроимпульсами или одним.
При статичном управлении вход С триггера М соединяется с входом С триггера S через инвертор (рис. 3.26) в случае управления одним синхросигналом.
Рисунок 3.26 – Структура двухступенчатого статически управляемого RS-триггера с одним синхросигналом
Когда С=1, выполняется запись информации в М триггер (если синхронизация осуществляется по уровню 1), а в S триггере сохраняется старая информация, поскольку на его синхровход в данном случае благодаря инвертору подается 0. Когда С=0, триггер М хранит свое предыдущее состояние, а на тирггер S переписывается информация с триггера М, поскольку на синхровход тирггера S в данном случае благодаря инвертору подается 1.
В случае использования двух синхросигналов для управления триггерами в MS-структуре схема и синхросигналы могут выглядеть, как показано на рис. 3.27.
Рисунок 3.27 – Структура двухступенчатого статически управляемого RS-триггера с двумя синхросигналами
Рассмотрим работу двухступенчатого статически управляемого D-триггера с одним синхросигналом. Пусть он управляется уровнем 1 (рис.3.28).
Рисунок 3.28 – Структура двухступенчатого статически управляемого D-триггера с одним синхросигналом
Когда С=1, активным, т.е. чувствительным к изменению входных сигналов является М триггер, триггер S в это время является пассивным, т.е. сохраняет свое внутреннее состояние. На рис. 3.29 время активности М триггера выделено красными отрезками. Когда С=0, М триггер становится пассивным, а триггер S – активным. На рис. 3.29 время активности S триггера выделено зелеными отрезками.
Рисунок 3.29 – Временные диаграммы работы двухступенчатого статически управляемого D-триггера с одним синхросигналом
Рассмотрим работу двухступенчатого динамически управляемого D-триггера с одним синхросигналом. При динамическом управлении М триггер управляется по фронту, а S триггер по спаду или наоборот. Пусть М триггер управляется передним фронтом, а S триггер задним (рис.3.30).
Рисунок 3.30 – Структура двухступенчатого динамически управляемого D-триггера с одним синхросигналом
Когда на входе С передний фронт, активным, т.е. чувствительным к изменению входных сигналов является М триггер на рис. 3.31 время активности М триггера выделено красными крестиками. Когда на входе С задний фронт, S триггер становится активным. На рис. 3.31 время активности S триггера выделено зелеными крестиками.
Динамически управляемые двухступенчатые триггеры используются для буферизации (промежуточного хранения) данных.
Рисунок 3.31 – Временные диаграммы работы двухступенчатого динамически управляемого D-триггера с одним синхросигналом