3.Скільки стадій має цілочисельний конвеєр процесора Pentium Pro, на які блоки він поділяється? Яке призначення блоків?

Конвеєр процесорів Pentium II і Pentium Pro обробляє команди в 12 стадій; їх можна умовно згрупувати так:

Початковий етап, працюючий із збереженням порядку команд початкової програми:

- Прогнознаступного значення лічильника команд (IP).

- Вибірка потоку команд архітектури Intel (IA).

- Декодування команд і генерація мікрооперацій (uops).

- Відображення регістрів архітектури Intel (IA) у внутрішні регістри процесора для усунення помилкової залежності.

- Розподіл мікрооперацій по пристроях виконання і збереження результатів виконання в буфері перестановок відповідно порядку початкової програми.

Позачергове виконання мікрооперацій

- Розподіл і виконання мікрооперацій.

- Збереження результатів виконання в буфері перестановок.

Завершення по порядку

- При необхідності, запис результатів в пам'ять або у зовнішні регістри архітектури Intel (IA).

- Видалення мікрооперацій з буфера перестановок.

Перші декілька стадій конвеєра процесора Pentium Pro використовуються, щоб викликати командні байти в кеш команд, позначити команди IA всередині цих байтів, і підготовити команди IA для дешифраторів.

Диспетчер процесора Pentium Pro спостерігає, чи має мікрооперація свої операнди і, чи доступний потрібний пристрій виконання. Якщо ці умови виконуються, мікрооперація плануєтьсядля виконання. До 4 мікрооперацій може бути заплановано до виконання за цикл.

4.Особливості передбачення розгалужень в процесорі Pentium Pro. Суть динамічного та статистичного передбачення?

Процесор вибирає команди послідовно, поки не зустріне розгалуження.

Якщо дана команда розгалуження виконується не вперше, то процесор намагається передбачити наступне значення лічильника команд (IP) за допомогою механізму динамічного передбачення розгалужень, використовуючи історію минулих розгалужень. Інформація про минулі розгалуження зберігається в буфері адрес розгалужень, що має 512 входів.

Якщо дане розгалуження зустрілося вперше або інформація про розгалуження вже витіснене з буфера адрес розгалужень, то використовується алгоритм статичного передбачення розгалужень. Статичний прогноз стає можливий пізніше, ніж динамічний - тільки на етапі декодування.

Конвеєр процесорів Pentium ІІ і PentiumPro має 12 стадій. Через цю глибину, неправильне передбачення переходів може мати значний вплив на продуктивність.

Механізм динамічного передбачення розгалужень використовує історію, що зберігається в буфері адрес розгалужень, для прогнозу найімовірнішої адреси розгалуження. Адресою розгалуження є адреса, на яку буде передане управлінняпісля виконання команди розгалуження.

Для кожної адреси, що зберігається в буфері адрес розгалужень, цей буфер містить історію чотирьох останніх виконань команди розгалуження, розташованої за цією адресою.

Таким чином, будь-яке розгалуження, що повторює результати свого виконання з періодом не більш чотирьох, може бути передбачене.

При виявленні команди розгалуження, для якої в буфері команд відсутня історія, процесор використовує алгоритм статичного передбачення розгалужень.

Цей алгоритм передбачає, що:

- Безумовний перехід буде виконаний

- Умовний перехід назад буде виконаний

- Умовний перехід вперед не буде виконаний (відбувається послідовне виконання коду).