литература / Пухальский Проектирование микропроцессорных систем 2001

П р и м е ч а н и с: С— Clocked, В— Bidirectional (двунаправленная передача данных), V— Unidirectional.

FIFO SN14ALS232B (16 х 4 бит). Чтение и запись в этом FIFO (рис. 2.25) асинхронные: запись данных производится положительным фронтом сигнала LDCK (load-clock), а чтение — положительным фронтом сигнала UNCK (unload-clock), причем эти сигналы могут совпадать по времени. Передача данных однонаправленная со скоростью от 0 до 40 МГц. На рис. 2.26 показана структурная схема FIFO'.

Ring Counter — кольцевые адресные счетчики;

Comparator— цифровой компаратор адресных сигналов кольцевых счетчиков;

182 Глава 2. Методы ввода-вывода

Все ячейки памяти можно пронумеровать числами от 1 до 16 в порядке их выбора при поступлении тактовых сигналов на счетчики. Адресам записи Р и чтения Q присваиваются эти же числа, хотя и используется не двоичное их кодирование: AW R - Р = 1 -г- 16 — адреса записи

данных D3^0, A RD - Q = 1 + 16 — адреса чтения данных <2з о- После выбора последней (16) ячейки памяти адресуется снова первая (1) ячейка памяти, т. е. память можно представить в виде кольца (рис. 2.27). При загрузке и выгрузке слова данных из FIFO производится инкре­ мент адреса. Память с такой адресацией представляет собой кольцевой стек.

Для квитирования ввода и вывода FIFO снабжено дву­ мя флагами: EM PTY и FULL (E M P TY = 0 — FIFO пустое,

FULL = 0 — FIFO полностью загружено). Активное значе­

ние сигнала сброса R ST = 0 инициализирует счетчики (в со­ стояние 1 устанавливается только один триггер, адресую­ щий первую ячейку памяти) и устанавливает значения фла­ гов EM PTY = 0 и FULL = 1 (рис. 2.28). Данные загружаются в FIFO положительным фронтом сигнала LDCK, когда флаг FULL = 1, а чтение — положительным фронтом сигнала U N CK , когда флаг E M PTY = 1. Полная загрузка FIFO возни­ кает в непредсказуемый момент времени, когда количество загруженных слов превысит на 16 число выгруженных слов. Выход Р - Q компаратора равен 1 при совпадении состоя­ ний счетчиков, выход Р = Q - 1 равен 1 при опережении на 1

состояния счетчика адресов записи состояния счетчика адресов чтения, а выход Р = Q + 1 равен 1 при отставании на 1 состояния счетчика адресов записи от состояния счетчика адресов чте­ ния. С помощью этих сигналов формируются флаги E M PTY и FU LL, и производится запрет счета адресов записи после полной загрузки FIFO.

RST

Рис. 2.28. Временные диаграммы для FIFO ‘232В (О Е = 1)

FIFO имеет два порта данных: D3_0 — 4-разрядный порт ввода данных (для МП-системы это порт вывода данных) и <2з_о — 4-разрядный порт вывода данных (для М П-системы это порт ввода данных). Выходы данных QsA) имеют Z-состояние при значении сигнала ОЕ = 0. Выходные данные не инвертированы относительно входных данных. Запись слова данных производится по заранее установленному адресу, а затем производится инкремент адреса. При

полной загрузке FIFO сигнал L D C K не оказывает никакого влияния на находящиеся в нем дан­ ные. Выгрузка слова данных из FIFO — это, по существу, инкремент адреса чтения. Обычно выгрузка слова данных сопровождается его чтением из FIFO по заранее установленному адре­ су значением сигнала О Е = 1, а затем производится инкремент адреса (выгрузка). Когда FIFO пусто, сигнал U N C K не оказывает на него воздействия. В М П-системах сигналы L D C K и U N C K должны формироваться при выполнении команд вывода OUT p o rt и ввода IN p o rt соответст­ венно: L D C K = I/O W ■CS и U N CK = I/OR ■CS = OE.

По описанному выше методу построено и FIFO SN1AALS2232A 64 х 8 бит. Каскадирова­ ние этих FIFO легко выполняется в направлении увеличения разрядности слов, но невозможно в направлении увеличения их глубины.

Структурная схема FIFO , изображенная на рис. 2.26, столь подробна, что не составляет труда нарисовать его принципиальную схему, что и было сделано для программного пакета M icro-Logic II, предназначенного для моделирования цифровых устройств. На рис. 2.29 изо­ бражены временные диаграммы, полученные с помощью этого программного пакета. Сигналы CWR и CRD формируются разностными элементами (см. рис. 2.26) и используются в качестве тактовых сигналов адресных счетчиков и синхронной памяти, в качестве которой был исполь­ зован синхронный регистровый файл 1 6 x 4 бит.

Рис. 2.29. Временные диаграммы модели FIFO ‘232В

F IF O SN 74AC T78Q 8 (2048x9 бит). Чтение и запись в данном FIFO (рис. 2.30) асинхрон­ ные: запись данных производится положительным фронтом сигнала LD C K (load-clock), а чте­ ние — положительным фронтом сигнала U N CK (unload-clock), причем эти сигналы могут сов­ падать по времени. Передача данных однонаправленная со скоростью от 0 до 50 МГц (время доступа равно 15 не при емкостной нагрузке 50 пФ). FIFO имеет два порта данных (рис. 2.31): О 8_о — 9-разрядный порт ввода данных (для МП-системы это порт вывода данных) и б 8_() — 9-разрядный порт вывода данных (для МП-системы это порт ввода данных). Выходы данных 08-о имеют Z-состояние при значении сигнала ОЕ = 0. Для организации двунаправленной пере­ дачи данных между М П-системами нужно использовать два FIFO.

содержит 1024 или большее количество слов) и программируемый флаг AF/AE (Program m able

какого влияния на находящиеся в нем данные. Когда FIFO пусто, сигнал U NCK не оказывает на него воздействия. В МП-системах сигналы L D C K и U NCK должны формироваться при вы-

полнении команд вывода OUT p o rt и ввода IN p o rt соответственно. При передаче блоков слов данных можно использовать вывод и ввод по прерыванию или по прямому доступу к памяти, используя изменения, например, флага HF для формирования сигнала запроса прерывания или прямого доступа к памяти.

Флаг AFIAE характеризуется двумя программируемыми значениями глубин смещения (.D epth-offset): X и Y. По умолчанию (если значения X и Y не программируются) глубина смещ е­ ния для флага AF/AE устанавливается равной 256 словам: X = 256 для флага АЕ (почти пустое FIFO) и Y - 256 для флага A F (почти полное FIFO). Значение флага AF/AE = 1, когда FIFO со­ держит X или меньшее количество слов или 2048 - Y или большее количество слов.

Смещения X и Y можно программировать только после сброса FIFO (до загрузки в FIFO первого слова данных) и установленном значении сигнала LD C K = 0 (рис. 2.32). Разрешение

программирования производится подачей значения сигнала P E N = 0 (P rogram Enable — раз­ решение программирования). По первому положительному фронту сигнала L D C K в регистре памяти фиксируется 10-разрядное значение DA)Dg_o для смещений X и У, а второй положитель­ ный фронт сигнала L D C K перепрограммирует смещение К, если это необходимо. Максималь­ ное значение смещения 0 Р 90 $ ^ = 1023 можно использовать только для одного из смещений X или Y. Во время программирования загрузка данных в FIFO заблокирована. Чтобы использо­ вать значения смещений по умолчанию (X = Y = 256), при сбросе следует установить значение сигнала P E N = 1.

EMPTY Ш Ш Ш ь _____________________________________