литература / Пухальский Проектирование микропроцессорных систем 2001

6старших разрядов Tl3__8 модуля пересчета (допустимые значения 7'|3-о = 2 ... 3FFFA)

Модуль М пересчета задается числом М = Т ц Т ц ... Т2Т{Та. В каждом цикле счета по m o d М загрузка модуля пересчета производится два раза: при значении сигнала Q l4 = 0 загружаются значения Т13_о, а при Q l4 = 1 — только значения 7"13_i. При четном значении модуля пересчета М (Т0 = 0) триггер Qo исключен счета, а при нечетном значении М (TQ = 1) триггер Q0 срабатывает только один раз в течение всего цикла пересчета, изменяя свое состояние с 1 на 0. Вход СЕ (Count Enable) вычитающего счетчика (Down-Counter) используется для запре- та/разре-шения счета. Значение сигнала переполнения счетчика Р 14 = 0, появляющееся в нуле­ вом его состоянии, производит загрузку значений Т13 (1или Г,3.!.

Состояние таймера, передаваемое в МП по шине адреса-данных AD7_0, представляется двумя байтами в виде:

AD1ADbAD5AD4AD 3AD2AD lAD0 = QnQbQsQuQiQiQxQu — младший байт,

AD1AD6AD5AD4ADiAD2AD lAD0 = xxQiiQnQuQiuQgQs — старший байт

(старший разряд счетчика Qu перемещен на место младшего разряда Q0).

При таком построении таймера счет изменений тактового сигнала CLK с 0 на 1 произво­ дится не в двоичной системе счисления. Если в некоторый момент времени произвести останов счета таймера и после этого прочитать его состояние (значения сигналов <2m _i), т о о н о не будет равно двоичному коду числа импульсов CLK, оставшихся до окончания счета (до нулевого со­ стояния). Это осложняет использование таймера в качестве счетчика событий, состояние кото­ рого должно давать двоичный код остатка счета.

Полный цикл счета таймера при задании модуля пересчета М = 13 выполняется в соответ­

Для перевода кода состояния таймера в момент останова в двоичное число остатка счета следует произвести действия:

1)остановить счет;

2)прочитать 16-разрядное число из таймера;

3)обнулить старшие два бита М2М {, задающие режим работы таймера;

4)сбросить в 0 флаг переноса СУ в регистре признаков и сдвинуть вправо полученное 16-разрядное число на один разряд с использованием разряда переноса;

5)если после сдвига разряд СУ = 1, то следует добавить к полученному результату число М/2 или (М - 1)/2, где М — запрограммированный модуль пересчета.

Счет таймера может быть остановлен в любой момент времени командой ТМ2ТМ{ = 01 в слове управления CW (см. рис. 3.121). Если таймер остановлен в состоянии 6 при значении 1 разряда счетчика Ql4, то после чтения состояния его триггеров Q 14-1 выполняются операции, определяющие остаток до конца счета:

БИС 8755A/8355. Эти БИС содержат ПЗУ 2048 х 8 бит и два 8-разрядных порта вводавывода с индивидуально программируемыми на ввод и вывод разрядами. Различаются БИС 8755А и 8355 только типом ПЗУ: БИС 8355 выполнено с масочным ПЗУ (потребителем не про­ граммируется), а БИС 8755А содержит EPROM со стиранием ультрафиолетовыми лучами и программируемым потребителем. Поэтому ниже будет описана только БИС 8755А, условное графическое обозначение которой представлено на рис. 3.117. Эта БИС потребляет токи:

Iccmax = 180 мА и Iddтал = 30 мА при VDD= VСс = +5 В (режим нормальной работы); IddmaJ^DDtyp = 30/15 мА при VDDmaJV DDtyp - 26/25 В (режим программирования).

ется в регистре по спадающему фронту сигнала ALE\

выхода, управляемый сигналами СЕ-\, СЕ2, ALE и CLK (рис. 3.133). Максимальное время доступа EPROM равно 450 не, что обеспечивает использова­ ние БИС 8755А с МП 8085А и 8085АН без состояний ожидания, т. е. нет необходимости под­ ключения выхода READY БИС 8755А к входу READY МП;

3.10. Программируемый контроллер клавиатуры и дисплея 8279

Программируемый контроллер клавиатуры и дисплея (Programmable Keyboard/Display In­ terface — PKDI) фирмы Intel 8279/8279-5 (отечественный аналог КР580ВВ79/КР580ВВ79Д) предназначен для обслуживания 64-клавишной клавиатуры и одного 16-разрядного алфавитноцифрового дисплея (alphanumeric display — рис. 3.137, а) или двух 16-разрядных цифровых (7-сегментных) дисплеев (numeric display — рис. 3.137, б). Для построения дисплеев обычно используются индикаторы, выполненные на светоизлучающих диодах (LED — light-emitting di­ ode — светодиод, светоизлучающий диод, СИД). Контроллер 8279 освобождает МП 8080/8085 от рутинной работы, связанной с программным динамическим (мультиплексным) управлением многоразрядных дисплеев, рассмотренным в § 1.9 (см. рис. 1.38).

■*)_________________________________________________________________________

Рис. 3.137. Алфавитно-цифровой и два цифровых дисплея

Контроллеры 8279 и 8279-5 (рис. 3.138) изготовляются по и-МОП технологии (NMOS) и характеризуются параметрами (максимальная рассеиваемая мощность составляет 1 Вт):

Vcc = +5 В ± 5% для PKDI 8279 и Vcc = +5 В ± 10% для PKDI 8279-5, /ССтш = 120 мА;

Vol.та* - 0,45 В при I0l = 1,6 мА для PKDI 8279 и l0L = 2,2 мА для PKDI 8279-5;

Von min = 2,4 В при 10Н = -100 мкА для PKDI 8279 и 10Н = -400 мкА для PKDI 8279-5;

Fclk ^ 2,0 МГц для PKDI 8279 и FCLK < 3,1 МГц для PKDI 8279-5.

С труктурная схема PKDI. На структурной схеме, приведенной на рис. 3.139, изображены цифровые узлы:

Data Buffer — буфер шины данных, представляющий собой двунаправленный приемопе­ редатчик с Z-состоянием выхода. Буфер используется для приема от МП команд управления и данных для дисплея, а также для чтения данных и слова состояния из PKDI\

I/O Control — устройство управления вводом-выводом (RD = 0 — ввод, WR = 0 — вывод), обеспечивающее включение БИС (CS = 0), адресацию данных (А0 = 0) и команд управления CW7_у или слова состояния (А0 = 1), а также задающее направление передачи данных приемопе­ редатчиком буфера шины данных (передача от PKDI к МП при значении RD v CS = 0 и переда­ ча от МП к PKDI при значении WR v CS = 0);

Control and Timing Registers — регистры управления и синхронизации, используемые для хранения режимов работы клавиатуры и дисплея, а также других параметров, программно ус­ танавливаемых микропроцессором;