литература / Пухальский Проектирование микропроцессорных систем 2001

по неправильному адресу). Минимальная длительность tw активного уровня сигнала WE определяется быстродейст­

вием ячеек памяти. Часто требуется сохранение значений входных данных DI некоторое время tH (Data Hold Time — время удержания данных) после окончания активного уровня сигнала записи WE - 0. В современных SRAM обеспечиваются минимальные значения /,« = 0 и tH = 0. Длительность цикла записи tCYW (Write Cycle Time) примерно равна сумме значений tAS, tw и /н.

При чтении время tRA (Read Access Time — время доступа при чтении) характеризует за­ держку выходных данных DO относительно изменения адресных сигналов при отсутствии сиг­ нала управления ОЕ или ОЕ = 0. Время tu характеризует удержание значений выходных дан­ ных DO по окончании активного уровня сигнала управления ОЕ = 0 (или адресного сигнала СЕ при отсутствии сигнала ОЕ). Если сигнал управления ОЕ имеется, то выходные данные DO

цикла чтения tCYR примерно равно времени цикла записи tCyw• При равенстве этих циклов ос­ новной динамической характеристикой SRAM является время цикла tCy.

На ранней стадии развития микроэлектроники выпускались SRAM, имеющие небольшой объем памяти, например, 155РУ2 (&V7489) 4 x 4 бит, 155РУ5 (F93410) 256 X 1 бит, 155РУ7 (F93415) 1024 х 1 бит, 531РУ8/531РУ9/589РУ01 (.W74189/SW74289//310L4) 4 x 4 бит, 561РУ2 (CD4061A) 256 х 1 бит [8].

На рис. 1.42 показаны SRAM, находившие применение в микроконтроллерах с небольшим объемом системной памяти:

132РУ2, 565РУ2 — SRAM 1024 х 1 бит. Нет Z-состояния при записи данных — выход DO

переводится в Z-состояние только значением сигнала СЕ = 1, а при записи СЕ = 0, WE = 0 => DO = DI. Отсутствие Z-состояния выхода при записи информации позволяет реализовать на данном SRAM 1024-разрядный сдвигаюший регистр с последовательным вводом и выводом

537РУ10, 537РУ8 — SRAM 2К х 8 бит с двунаправленной шиной данных DB. ИС 537РУ8 отличается от ИС 537РУ10 только тем, что имеет два равноправных входа выбора кристалла СЕх и СЕ2, изменение сигналов на которых с 1 на 0 дает значение управляющего сигнала

CE2 dCE\ v СЕХdCE2 = 1, фиксирующего адресные сигналы Ар во внутреннем 11-разрядном регистре памяти. Режимы работы определяются значениями управляющих сигналов: СЕХ= О,

СЕ2 = О, WE = 0 — запись по фиксированному в регистре адресу; С£\ v СЕ2 v WE = 1 — Z-состояние выходов;

537РУ17 — SRAM 8К х 8 бит с двунаправленной шиной данных DB (СЕ\ = 0 и СЕ2 = 1 — выбор БИС).

В табл. 1.21 приведены основные параметры рассмотренных SRAM. Ток потребления КМОП SRAM в режиме хранения (/„, хр ) значительно меньше тока потребления в динамическом режиме (/Г1 ДШ(), что позволяет использовать резервное питание от аккумулятора для сохране­ ния информации при отказах основного источника питания. Напряжение аккумулятора без разрушения информации в SRAM может изменяться в широких пределах (2,7 ... 4,5 В).

Рис. 1.43. Построение /«-разрядных ОЗУ на 1-разрядных ОЗУ

На рис. 1.43, а приведен пример увеличения разрядности шины данных при использова­ нии т одноразрядных SRAM 2" х 1 бит (штриховой линией показана организация двунаправ­ ленной шины данных). Объем этой памяти равен 2" х т бит. На рис. 1.43, б изображено услов­ ное графическое обозначение этой памяти при использовании раздельных входов и выходов

Таблица 1.22. Параметры SRAM фирмы Micron Semiconductor, Inc. (+5 В)

П р и м е ч а н и е : * с центральным расположением выводов питания.

Таблица 1.23. Параметры SRAM фирмы Micron Semiconductor, Inc. (+3,3 В)

для SRAM Л/628128 £, = Vm, Е2 = V,L\ 3 для всех других входов Уц_ < 0,2 В, Vm > Vсс —0,2 В (Vcc —5,5 В); для

SRAMЛ/628128 Е, = Vcc - 0,2 В, Е2 < 0,2 В ;4 для других входов V„, < 0,2 В, Vm S Vcc --0,2 В; для SRAM Л/628128 Е, = Vcc - 0,2 В, Е2 <0,2 В; для SRAM Л/638032 Vcc = 2 В.

Статические ОЗУ фирмы SGS-Thomson Microelectronics со встроенными часами. На рис. 1.49 представлены SRAM, имеющие встроенные часы (Timekeeper), и SRAM с ультранизким потреблением мощности (Ultra Low Power, Zero Power). Маркируются эти SRAM буквами

T (Timer) и Z (Zero).

Все эти БИС имеют встроенный в корпус литиевый элемент (Lithium Cell — рис. 1.50), обеспечивающий работу часов и (или) сохранение записанных данных при выключении или выходе из строя внешнего источника питания. Для перехода в режим хранения с запретом за­ писи данных используются датчик напряжения и переключающая схема (Voltage Sense and Switching Circuitry), контролирующие напряжения питания VCc на предмет выхода его значения из допустимого диапазона. При этом автоматически блокируется сигнал выбора кристалла (Chip Deselect) и включается защита записи (Write Protection), что обеспечивает высокую сте­ пень защиты данных от непредсказуемой системной операции, вызванной низким значением напряжения питания Vcc. Когда напряжение питания Vcc падает ниже приблизительно 3 В, схема управления подключает батарею, которая поддерживает хранение данных и операции часов до восстановления допустимого значения напряжения питания. В отсутствие питания литиевый элемент обеспечивает хранение данных и операции часов в течение 10 лет.